Устройство для обработки видеоинформации

(19) (И) 06 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ ПИСАНИЕ ИЗОБРЕТЕНИ К А ВТОРСНОМУ СВИДЕТЕПЬСТ(54) УСТРОЙСТВОИНФОРМАЦИИ БРАБОТКИ ВИДЕ 5Мазур исеоист по явк 13/ УФоршиф пах п орм е к ект никаО,и, 15(56) Опубликованная э8 1/03234, кл. С 06Мазурик Б.И ЯковО применении и принцисистем анализа видеоинеразрушаюдем контролтериалов и изделий элники.-Электронная тех1983) вып. 6, с. 41 - 5 РСТ 06, 1981. остроения ации при ества ма - ной техсер. 8,(57) Изобретение относится к выч лительной технике. Целью изобрет ния является повышение помехоуст чивостн отображения информации, ройство содержит блок 1 памяти, аналого-циФрового преобразования коммутатор 3, регистр 4, блок 5 мирования тактовых импульсов, де ратор 6, блок 7 формирования адр селектор 8, синхрогенератор 9, блок 10 формирования цифровых ви сигналов, блок 11 буферной памят блок 12 отображения, блок 13 фор вания прерываний, элементы И 14, элемент ИЛИ-НЕ 16, регистр 17.1322320 оставитель А.Жерено ехред Л.Олийнык едактор Н.Рогул ректор Г,Решетник аказ 2867 Тираж 672 ПодПИ Государственного комитета СССРелам изобретений и открытий5, Москва, Ж, Раушская сн НИИ по 11 наб д, 4/5 Производственно-полиграфическое предприятие Проектная, 4 гор1322320преобразованием этих сигналов в трианалоговых видеосигнала, которые ипоступают на соответствующие входыблока 12,Узел формирования цветовой шкалыформирует в нижней части экранаблока 12 закон цветового кодирования.Цифразнакавый генератор формируети правой части экрана значения пороговых уровней, заданных в схемецветового кодирования. Узел формирования метки формирует на экранеблока 12 метку в виде мигающей точки, которая может перемещаться. Значение информации, хранящейся вячейке блока 1 памяти, имеющей адрес, соответствующий координатамметки, выводится через цифразнаковый генератор на экран блока 12.Блок 11 выполнен на сдвиговых регистрах с параллельной записью,параллельная запись и сдвиг информации осуществляются по отрицательному Франту ТИ, а выбор режима (параллельная запись или сдвиг) определяется сигналом на входе управления.Блок 12 представляет собой, например, стандартное устройство типа ВК 51 Ц 61, ВК 59 Ц 60, ВК 40 Ц 60, которыми оснащены телецентры страны, илиспециальный манитор, Входящий, например в ЭВМ "Электроника".Блок 13 предназначен для выделения полного цикла при асинхронном обращении к блоку 1 памяти от внешнихустройств, Принципиальная схема дляФормирования импульсов, соответствующих циклу обращения от одного извнешних источников, приведена наФиг.5, а временные диаграммы работыданной схемы - на фиг,б. Сигнал управления (фиг.б г) поступает от одногоиз внешних источников к входам 1,3и 4, па которым происходит выделениецикла. На Фиг.б показан сигнал управления на втором входе блока 13, аца Фиг.б Б - границы циклов обращенияк блоку 1 памяти, Сигнал, управления,приходящий от одного иэ внешних источников (Фиг.б г ), поступает на установочный вход триггера 27 и устанавливает ега (Фиг.б у ). пальзовдцо прц дистацццаццых исследованиях природных ресурсов Земли, в гсалагпи, медицине, при неразрушаго 1 цем контроле качества изделий,Цель изобретения - повышение помехоустойчивости отображения видеаццФармдцццНа Фпг.1 приведена Функциональная 10 схема устройства; на Фиг.2 - принципедльцдя схема блока памяти; цд Фиг3 - сЬуцкциоцальная схема блока цифродпналогового преобразования; пд Фпг,4 - временные диаграммы работы в режиме сч 1 тывацпя пцфармациив регкпгс обмана пнфармдцией с внешним 1 ус 1 ра 1 стпдыппд Фпг ф 5 принци ппд;1,пд 51 схсмд блок;1 прерьгвацп 11111 пг.б - враг;апппс диаграммы работы 20 сс 1 акд преревгц 111 цд Фпг. 7 - Функциадпьндя схема блока 111 армгравдцпя адреса.Устройство сгадервкпт блок 1 пдмяти,25бпак 2 дцдлага-цпфравага преабрдзавдпця, коммутатор 3, регпстрб 1 ок 5 Фармправдцпл тдктавьх импульсов, дсип 111 рдтар 6, блок 7 фармпрапдгпя ддресд, се;Есктар 8, сицхрагецердтар 9, блОк 10 фарг 1 равдцпя цпф 30ранг,ж ппдеоспгце 111 ае 1, б:Ок 11 буФсрпай 1 дмятп, блок 12 Отабрджецпя,б 11 с)к) Фар:1 прапдц 151 ср срыв дпийа 11 СОпт 1 11 11 п 15, ламент 11 ЛИ-НЕ 16,рс пгтр 17, лУ 11 п пгп 1 псар 18, диегоо и 1, 19 пс 5151 и, к 1 мутд; с 1 р 20 дцдлаг 11115 сп цс 1 Ое 1, аналога-ппфраваппр аа 011 дз 1 дтсгл ь (Л 111 2 1, каммутдтарпп ссоцц 11 армдгсцп, узлы 23-25прер 1,1-,зсгппй 1, элемент 11 ЛП 26, трпгг "р 27, элемаг НЕ 28, .элемент11-ЦЕ 29, трпе гер 30, элемент 11-НЕ 31,с 1 ст п 1 кп 32-35 координат, узел 361;1 дсцпя ддрсса, триггер 37, элемент1 П 11 38, элементы И 39 п 40, коммуд 1 ар 4 1, резистор 42 и копдс нсдтар 43,1Блок 10 состоит, например, пз узл,:1 пветавага кадправдция, уэлд фармпра 11 дццге метки и трех цпфраандлагапык преобразователей, Рабата узлацпставага кодирования асцаванд цасрдвпе 11 цп текуцега цифрового видеоГ 1 Гцдлд паступяющега с выхадд блакд 11 с,1 пороговым 1 уравпямп, в преОбрдзавсццес выходного кода схемысравнения с помощью шцфрдтард в трицпфрсцых впдеаспгцдлд с пассе;уощим забретсцие относится к вь 1 числительной технике и макет быть исСигнал с выхода триггера 27 разрешает прохождение инвертированного сигнала (фиг,б ь ) через элемент И-НЕ 29 (фиг.б е ). Сигнал с выхода этого элемента поступает на счетный1322320 4жения. Нд фиг,4 приведены временныедиаграммы (для Ч=2) основных управляющих адресных сигналов цри работесистемы н режиме. считывания информации из блока 1 памяти. Импульсы са- второго выхода синхрогецератора 9(фиг,4 д ) являются синхроимпульсамистрок, задержанными относительно импульсов синхронизации блока 12. За 10 держка введена для того, чтобы обеспечить считывание информации из блока 1 памяти во время прямого ходаразверток блока 12,Импульсы с третьего выхода синхро 15 генератора 9 (фиг.4 Б ) имеют период,з равный длительности одного элемента телевизионного изображения. Импульсы второго выхода синхрогецератира 9 синхронизируют работу блока 5,1- 20 д импульсы первого и второго выходовсццхрогенератора 9 - рдботу блока 7,диаграммы сигналов ца Выходах 1 4блока 5 приведены нд фиг,4 1е,Счетчик -формирователь адреса по координате Х срдбдтьпдет в началеактивной части каждой строки и измецяет свое состояние на 1 с прихоразом. 40 50 55 вход триггера 30 и переключает егоположительными перепадами (фиг.6 ж )На элементе И-НЕ 31 выполнен формирователь импульсов из положительныхперепадов на инверсном выходе триггера 30 (фиг,6 ) ), Этот импульс сбрсывает триггеры 27 и 30 в исходноесостояние и прекращает работу блокадо прихода следующего импульса запуска. Этот же импульс с выхода узлов 24 и 25 через элемент ИЛИ 26является сигналом, свидетельствующим об окончании цикла обращения прработе с ЭВМ.Селектор 8 содержит узлы селекции КСИ и ССИ, которые выделяются ивыходного телевизионного видеосигнала ВС , узлы задержки КСИ и ССИ,формирователи КСИ,(выход 1) иССИ (выход 2), синхроимпульсы с вьходов которых задержаны до цдчдлаформирования активной части кадрав источнике телевизионного видеосигнала, формирователь импульсов фиксации и узел фиксации ВС. (выход 3)Синхрогенератор 9, например,содержит генератор ТИ, делители,элементы задержки, формирователи,элементы ИЛИ. Синхрогенератор 9 вырабатывает полный телевизионный сицхросигнал ССП (выход 4) по ГОСТУ,ТИ к(выход 3)., строчцые ССИ(выход 2)и кадровые КСИ,(выход 1), задержанные до начала отображения активнойчасти кадра на экране видеоконтрольного блока.Устройство работает следующим обОсновным режимом работы является режим считывания цифрового сигнала из блока 1 памяти. Считывание информации осуществляется во время прямого хода разверток блока 12. Блок 1 памяти имеет организацию, например, 256 х 256 х 8 бит, Так как длительность развертки одного элемента телевизионного изображения при квадратном растре и числе активных элементов изображения 256 х 256 составляет :140 нс, а минимальное время цикла считывания (записи) для элементов памяти составляет 510 нс, то в схеме реализован принцип параллельно-последовательного считывания информации. С этой целью длительность цикла обращения к памяти выбирается такой, чтобы за это время на экране отображалось 2 И элементов изобрадом очередного тактового импульса, Диаграммы сиг налов четырех младших разрядов приведены на фиг.чкц, к. Счетчик -формирователь адреса по координате У, сбрасывает в начале ак"счтивной части каждого кадра и изменяет свое состояние на "1" с приходом очередного синхроимпульса строк.Выходные разряды Хи У,. через коммутатор блока 7 поступают ца выходы блока 7, причем на второй выход блока 7 поступает "+1" младший разряд Х а ца первый выход - старшие разряды Х,и разряды У, . Кроме этого, на пятый выход блока 7, минуя коммутатор, поступает сигнал Я+1-го разряда Х,(фиг,4 п), В режиме считывания информации на кран блока 2 информация каждого разряда блока 1 памяти считывается одновременно изк+12 +1 микросхем памяти и в конце цикла считывания фиксируется положительным фронтом сигнала с четвертого выхода блока 5 (фиг,4 е ) в регистре 17. В конце каждого второго цикла информация из регистра 17 по отрицательному фронту ТИ и сигналу управления с выхода элемента И 5 (фиг,4 и ) переписывается в блок 11 и при помощи этих же ТИ последовательным способом выводится в блок 1 О, 1322320 6Б конце кджцога второго цикла обращеня к памяти в режиме считыванияпроисходит сыенд адреса а адрес - наы выходе блока 7 (Фиг,4 к) и проасс считывания информации повторяется па новому адресу. В режиме работы с Внедшыи устрацствами, аналогична режиму считывания необходимо с 1 Ор)праедт ддрссвье сцгндлы Х, и и У ат соатветствуощега источника.эгЗтц сцгндлы формируются В блоке 7 путем подсчета ТИ, ССИмкс 1 СИмкс ДЛЯ МДГЕОКДгРСЦЗЬХ СИСТЕМ И ГУТСЫ ПОД счета ТИ, ССИ, ц КСИ, для теле-г) 3вцзианных систем. Одновременно с Формированием текущего адреса ТИ здцага цз вашшх устройств асуХествляет здпуск ЦП 21 блока 2, вд вход катараго паступдст дндлоговый сцгвде саатветствуощего внешнего цсточг.гсд. Иа акачдгцц преаб;)дзавднцн ддлагавага сц длд в цф.)0 ай г )гоке 2 формируется сцгндл "Конец,ггг,) ег)брдзаваггц), который пас:тупдет на первый вход блокд 13 прерывдний, Нд пе 1)вом вьгхаде блОЕд 13 црарывдий ф 01)мц 1)уется сигндлкатарый па В 1)е мя ццклд абрапенця к пдь)лти асуществ.гЕяет падклочеце к перво.у ц второму ел ехадды Е)лг)Есд 7 адрасне сцгдлы Х,ц У.о ат саатвет- СВУОЕГО ЦС г)гггЦКД, П 01 гцО ЕДЕТ К цвОрмдц;гавгаму вгхау блокд " Выход ЛУг 1 ц фарИру" т сцгдл здписиаг 0 Ц. ВЬГ;аг)В СШЦфРДТОРД б. Эсецс ь ИФарм;ЕгЕгягейьу блОкд 1 гдмятц осуществляется путам паддчц :д саатеОтствукс:гй злемент цдмятц сцг д:гд зг)цггс;, После зтага устройСТЕ 30 ПСРЕХСГгТ Е) РЕЬМ СгИТЬВДИЯ ИН г 1) рылПид зкрдн блока 12, Едбата системы в режиме абыенд иформацией с электронной ььцслцтелеОй ыашиай ,ЗБГ 1)е отличается От ашсанно 0 1)ежцы; Б 1) ежИс. здеИс Енфармсциц От ЭБГ 1уст 1) Йства (уегрделЕ о)в сигнал на Тг)С, ЬЕ В;аге бцОЕ;д 13) 1,;)ЕС ц ддныа паст 1)деотспасрсдствсвО От ЭВМ и г)гк:ЕгогЕЕотсл коммутаторам блока 7 к входам благ;дпамяти к входам дегггцг 1)рд Орд унрдВЛяЮщИМ СИГНаЛОМ С Вта;) )га Дыха,д блока 13. Б режеме чтения иформаси ИЗ гстроЕСВа В ЭБГ 1 упрдвляющш сигндл нд четеертаы Входе блока 13) ддрссшй сигнал наступает епасредс гнегО ат ЭБГ 1 и через коммутдтар блакд 7 паеклюдется к вхаддл5 10 15 20 25 30 35 40 45 50блока 12 воспроизводится без искажений.При работе устройства в режиме обмена информацией с внешними устройствами на экране блока 12 не возниблока 1 памяти и входам коммутатора 3 при помощи сигнала с выхода блока 13, кроме того, задним фронтом этого сигнала информация фиксируется в регистре 4 и поступает в ЭВИ. При этом сигнал ИЕ не формируется. Таким образом, в режиме работы с внешними устройствами один из циклов обращения к блоку 1 памяти использован для записи (чтения) информации от этого внешнего устройства. С точки зрения режима считывания возможны два случая возникновения прерывания: прерывание возникает при первом цикле обращения к блоку 1 памяти после смены адреса, на первом адресном выходе блока 7,прерывание возникает во втором цикле после смены адреса на первом адресном выходе блока 71На фиг.4 м показан импульс на одном из выходов блока 13, соответствующий первому циклу обращенияк блоку 1 памяти от внешнего устройства, после смены адреса на первомадресном выходе блока 7. В этом цикле сигнал на вход записи регистра 17не поступает (фиг.4 н), а информацияв этом регистре появляется в концеследующего цикла, Но обращение кблоку памяти в следующем циКле проходит по тому же адресу и в регистр17 в конце следующего цикла перепишется информация, которая в данныймомент времени должна выводиться наэкран блака 12.На фцг,4 о показан импульс на одном из выходов блока 13, соответствующий второму циклу обращений к блоку 1 памяти, после смены адреса напервом адресном выходе блока 7,Б этом цикле сигнал на вход записирегистра 17 не поступает (фиг,4 П )и поэтому в нем хранится информация,записанная в предыдущем цикле обращения, который проходит по этому жеадресу,Таким образом, в этом случае вблок 11 в конце этого цикла перепишется информация, которая в данныймомент времени и должна выводиться наэкран. Таким образом, независимо оттого в какой из циклов возникаютпрерывания информация на экране1322320 40 тый информационный вход соединенс информационным входом селектора,первый и второй установочные входы кает импульсных помех на изображении, Отсутствие, помех повышает качество и улучшает условия восприятиявидеоинформации оператором, что позволяет оператору проводить визуальныйанализ отображаемой информации параллельно с обработкой этой информациипри помощи ЭВМ. Это приводит к снижению утомляемости оператора и повышает в конечном итоге производитель Оность труда. формула изобретения 1. Устройство для обработки видео информации, содержащее блок памяти, информационный вход которого подключен к информационному выходу блока аналого-цифрового преобразования, информационный выход блока памяти подключен к информационному входу коммутатора, выход которого соединен с информационным входом первого регистра, с первого по третий синхронизирующие входы блока памяти подклю чены соответственно к первому по третий выходам блока формирования тактовых импульсов, входы записи блока памяти соединены с выходами дешифратора, синхронизирующий вход 30 которого подключен к третьему выходу блока формирования тактовых импульсов, адресный вход блока памяти соединен с первым адресным выходом блока формирования адреса, второй35 адресный выход которого соединен с адресным входом коммутатора и с информационным входом дешифратора, первый и второй управляющие выходы блока формирования адреса подключены соответственно к первому и второму управляющим входам блока аналого-цифрового преобразования, вход кадрового синхроимпульса и вход строчного синхроимпульса блока фор 45 мирования адреса подключены соответственно к выходу кадрового синхроимпульса и к выходу строчного синхроимпульса селектора, информационный выход которого соединен с пер вым информационным входом блока аналого-цифрового преобразования, первый и второй установочные входы блока формирования адреса соединены соответственно с выходами кадровых синхронизирующих импульсов и строчных синхронизирующих импульсов синхрогенератора, первый информационный вход блока формирования адреса соединен с выходом тактовых импульсовсинхрогенератора, с первым информационным входом блока формированиятактовых импульсов и с синхронизирующими входами блока буферной памяти иблока формирования цифровых видеосигналов, выход кадровых синхронизирующих импульсов соединен с первыминформационным входом блока формирования цифровых видеосигналов, второйинформационный вход которого и второйинформационный вход блока формирования тактовых импульсов соединены с выходом строчных синхронизирующих импульсов синхрогенератора, выходы блока формироьания цифровых видеосигналов подключены соответственно к инФормационным входам блока отображения, а третий информационный входподключен к выходу блока буферной памяти, вход синхронизации блока отображения подключен к выходу управления отображением синхрогенератора,первый управляющий выход блока формирования Прерываний подключен к первым управляющим входам дешифратора,блока формирования адреса и блокааналого-цифрового преобразования,второй управляющий выход блока формирования прерываний подключен квторым управляющим входам дешифратора блока формирования адреса и блока аналого-цифрового преобразования,третий управляющий выход подключенк входу записи первого регистра ик третьему управляющему входу блокаформирования адреса, первый управляющий вход блока формирования прерываний соединен с выходом признакаокончания преобразования блока аналого-цифрового преобразования, синхронизирующий вход подключен к второмувыходу блока формирования тактовыхимпульсов, второй и третий информационные входы блока аналого-цифрового преобразования являются соответственно первым и вторым информационными входами устройства, третийинформационный вход которого соединен с вторым информационным входомблока формирования адреса, четверустройства соединены с третьим и четвертым установочными входами блокаформирования адреса, адресный входкоторого является адресным входом уст -ройства, выход первого регистра является информационным выходом устройства, выход сигнала считывания блока Формирования прерываний является выходом признака считывания устройства, первый и второй информационные входы блока формирования прерываний являются соответственно пятым и шестым информационными входами устройства, о т л и ч а ю щ е е с я . 10 тем, что, с целью повышения помехоустойчивости отображения видеоинФормации, в него введены второй регистр, два элемента И и элемент ИЛИ-НЕ, причем информационный вход 15 второго регистра соединен с информационным выходол блока памя ги, а информационный вы:;од подключен к информационному ьходу блока буФерной20памяти, выходы первого и второго элементов И подключены соответственно к входам записи второго регистра и блока буферной памяти, первый вход второго элемента И соединен с третьим управляющим выходом блока управ ления, первый вход первого элемента И и второй вход второго элемента И соединены с четвертым выходом блока Формирования тактовых импульсон, первый, второй и третий упра ляющие выходы блока Формирования прерьвашгй подключены соответственно к вхоцам элемента ИЛИ-НЕ, выход которого соединен с вторым входом первого элемента И. 352, Устройство по и.1, о т л ич а ю щ е е с я тем, что блок Формирования адреса содержжт четыре счетчика координат, узел задания адреса, триггер, элемент ИЛИ, два эле мента И и коммутатор, выходы которого являются первым и вторым адресными выходами блока, информационные входы коммутатора соединены соответственно с выходами разрядов перного, второго, третьего и четвертого счетчиков координат, с информационным вьгсодом узла задания адреса ц с адресным входом блока, первый информационный вход блока соединен с счетным входом первого счетчика координат, с входом сброса триггера и с первым входом элемента ИЛИ, установочный вход второго счетчика координат является первым установочным входом блока, второй установочный вход которого подключен к установочному вхоцу первого счетчика координат и к счетному входу второго счетчика координат, второй информационный вход блока соединен со счетным вхсдом третьего счетчика координат, установочный вход четвертого счетчика координат является третьим установочным входом блока, четвертый установочный вход которого подключен к установочному входу третьего счетчика координат и к счетному входу четвертого счетчика координат,В выход третьего разряда первого счетчика координат является третьим управляющим выходом блока, входы узла задания адреса являются соответственно входами строчного синхроимпульса и кадрового синхроимпульса узла задания адреса, выход признака которого соединен с вторым входом элемента ИЛИ и с входом установки триггера, прямой выход которого подключен к первому управляющему выходу блока и к первому входу первого элемента И, нулевой выход триггера соединен с первым входом второго элемента И, вторые входы первого и второго элементов И соединены с первым управляющим входом блока, управляющие входы коммутатора соединены соответственно с выходами первого и второго элементов И и с вторым и третьим управляющими входами блока, выход элемента ИЛИ является вторым управляющим выходом блока.