Устройство для задания тестов

СОЮЗ СО 8 ЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК А 1 80129026 05 В 2 ОПИСАНИЕ ИЗОБРЕТЕНИ СТ ГОСУДАРСТВЕНЙЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ Н АВТОРСКОМУ СВИДЕТ(56) Авторское свидетельство СССР В 1038926, кл. 0 05 В 23/02, 1981.Авторское свидетельство СССР В 1096612, кл. 0 05 В 23/02, 1982. (54) УСТРОЙСТВО ДЛЯ ЗАДАНИЯ ТЕСТОВ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано для контроля и диагностики цифровых устройств, на-, пример БИС ОЗУ, Цель изобретения - повышение достоверности контроля за счет исключения влияния задаваемы тестов на результат контроля, Устроиство содержит генератор тактовых импульсов, формирователи импульсов,счетчик, блок задания кодов, регистрчисла, блок управления, коммутатор,формирователи фазоманипулированныхсигналов. За счет введения дополни"тельных формирователей импульсов иформирователей фазоманипулированныхсигналов устройство обеспечивает многократную смену информации на тестируемом объекте, что позволяет исключить влияние задаваемых тестов нарезультат контроля и тем самым обеспечить более высокую достоверностьконтроля. б ил.;Заказ 7899 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 Тираж 864 ВНИИПИ Государст по делам изобр 113035, Москва, Ж Подписноего комитета СССРий и открытийаушская наб д. еннтен5,1 О 15 20 25 30 35 40 45 50 55 Изобретение относится к автоматике и вычислительной технике и можетбыть использовано для контроля и диагностики цифровых устройств, например БИС ОЗУ.Цель изобретения - повышение достоверности контроля за счет исключения влияния задаваемых тестов на результат контроля.На фиг. 1 приведена схема устройства; на фиг, 2 - то же, генераторатактовых импульсов; на фиг. 3 - тоже, формирователя импульсов; нафиг. 4 - то же, блока управления;на фиг5 - то же, блока инверсий;на фиг. 6 - временные диаграммы, поясняющие работу устройства.Устройство (фиг. 1) содержит генератор 1 тактовых импульсов, первый2.1, второй 2.2 и дополнительные2.3-2,ш формирователи импульсов,счетчик импульсов 3, блок 4 заданиякода, регистр 5 числа, блок 6 управления, первый коммутатор 7, формирователи 8,1-8.п фазоманипулированныхсигналов, блок инверсий 9, выходнуюшину 10,Формирователь 8." фазоманипулированного сигнала (фиг. 1) содержитпервый регистр.11, первый Р-триггер12, первый 13, второй 14 и третий 15элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, первый 16и второй 17 элементы 2 И-ИЛИ,Генератор тактовых импульсов(фиг2) содержит генератор 18 эталонной частоты, второй регистр 19,сдвиговый регистр 20, первый элемент21 И, счетчик 22 и первый цифровойкомпаратор 23.Формирователь 2 импульсов(фиг. 3)содержит третий 24 и четвертый 25регистры второй Э-триггер 26, первый 27, второй 28 и третий 29 В-Ятриггеры, третий счетчик 30, второйкоммутатор 31, второй цифровой компаратор 32, второй 33, третий 34 ичетвертый 35 элементы И, элемент36 ИЛИ.Блок 6 управления (фиг. 4) содержит генератор 37 импульсов, четвертый счетчик 38, элемент 39 постоянной памяти, элемент 40 согласования,кнопку 41,Блок 9 инверсный (фиг, 5) содержит пятый регистр 42, четвертые элементы 43,1-43,п ИСКЛЮЧАЮЩЕЕ ИЛИ.Генератор 1 тактовых импульсовпредназначен для формирования тактовых импульсов для счетчика 3 и синхронизирующих импульсов для формирователей 2,1-2 ш импульсов и регистра 5числа,Формирователи 2.1-2,ш импульсовпредназначены для выработки управляющих импульсов с заданными временными параметрами (задержка, длительность) для формирователей 8.1-8.пфазоманипулированных сигналов. Количество т формирователей 2.1-2.т импульсов определяется необходимым количеством управляющих и синхронизирующих импульсов для осуществленияпроцесса контроля. Так, в рассматриваемом примере для контроля БИС ОЗУтипа К 581 РУ 4 необходимо 8 формирователей импульсов.Счетчик 3 служит для формированияадресов для блока 4 задания кода ипредставляет собой двоичный 10-разрядный счетчик, выполненный на трехмикросхемах К 500 ИЕ 136.Блок 4 задания кода предназначендля формирования импульсных последовательностей с заданным чередованием логических 1 и 0, т,е, требуемых тестов для проверки определенных функций объекта контроля, Длинатестов определяется объемом проверки, Блок 4 задания кода представляетсобой п-разрядное оперативное запоминающее устройство (ОЗУ), выполненноена микросхемах К 500 РУ 415.Регистр 5 числа предназначен длязаписи и временного хранения информации, формируемой блоком 4 заданиякода, и передачи ее (информации) вформирователи 8.1-8.п фазоманипулированных сигналов по сигналам синхронизации, поступающим с выхода сдвигового регистра 20 генератора 1 тактовых импульсов. Регистр 5 числа представляет собой и-разрядный регистр(п определяется количеством выводовконтролируемого объекта), выполненный на микросхемах К 500 ТМ 213. В рассматриваемом примере применены 64 названные микросхемы для организации128-разрядного регистра 5 числа.Блок 6 управления служит для информации работы узлов устройства впроцессе формирования испытательныхтестов-сигналов воздействия для объекта контроля,Коммута.тор 7 предназначен длятрансляции выходных импульсов с фор"мирователей 2.1-2 ш импульсов на12902 3входы формирователей 8.1-8и по командам с блока 6 управления. Коммутатор выполнен на мультиплексорах(128 микросхем К 150 КП 163).Формирователи 8.1-8,п фазоманипулированных сигналов служат для выработки (по командам с блока 6 управления) импульсов, фаза которыхзависит от временного положения сигналов, поступающих с выходов блока 6 10управления. Регистр 11 каждого изформирователей служит для приема ивременного хранения информации овременных соотношениях фазоманипулированного сигнала, поступающей изблока 6 управления, и передачи этойинформации в блоки 12, 13, 14, 16 и17, Регистр 11 представляет собой9-разрядный регистр памяти, выполненный на трех микросхемах К 500 ЛП 129.0-триггер 12 предназначен длясдвига по времени информации, поступающей с регистра 5 числа, на интервал времени, задаваемый одним из формирователей импульсов блока 2, вы 25бранным посредством коммутатора 7,Р-триггер 12 выполнен на микросхемахК 500 ТИ 231, Логические элементы 13 и14 ИСКЛЮЧАЮЩЕЕ ИЛИ служат для формирования инвертированных и неинвертированных сигналов, обеспечивающих выработку фазоманипулированных сигналов, Элемент 15 ИСКЛЮЧАЮШЕЕ ИЛИ предназначен для сравнения сигналов, поступающих с выходов элементов 16 и 3517 2 И-ИЛИ и окончательного формирования (по результатам сравнения) фазоманипулированного сигнала, Элементы 16 и 17 2 И-ИЛИ служат для пропускания сигналов с выходов регистра 540числа и коммутатора 7 на входы элемента 15 ИСКЛЮЧАЮЩЕЕ ИЛИ по сигналамразрешения с выхода регистра 11, Элементы 13, 14 и 15 выполнены на микросхемах К 500 ЛП 107, элементы 16 и 1745на двух микросхемах К 500 ЛК 121,Блок 9 инверсии служит для формирования инвертированных импульсов из фазоманипулированных сигналов форми рователей 8.1-8.п по сигналам управления из блока 6. Коммутатор 31 выполнен на микросхеме К 500 ЛК 107, цифровой компаратор 32 на микросхеме К 500 ЛМ 102, 55 Генератор 37 импульсов служит для формирования счетных импульсов, подаваемых на счетчик 38, предназначенный для формирования адреса элемента 39.Элемент 39 постоянной памяти предназначен для хранения программы контроля и передачи ее через элемент40 согласования в блоки 1, 2, 4, 7,8.1-8.п и.9. Элемент 39 представляетсобой 32-разрядную память глубиной64 К, выполненную на микросхемахК 57 ХРФЗ,Элемент 40 согласования представляет собой стандартные канальные приемоперецающие устройства с дешифраторами -(микросхемы серии К 559 ИП).Устройство (фиг. 2) работает следующим образом,При нажатии кнопки 41 блока 6 управления (фиг, 4) осуществляется запуск генератора 37 импульсов, и счетчик 38 производит выбор адресов элемента 39 постоянной памяти. Через элемент 40 согласования в регистры памяти узлов и блоков устройства заносится информация о параметрах формируемьж тестов. В регистр 19 генератора 1 тактовых импульсов записыва-. ется информация о длительности периода следования тактовых импульсов, обеспечивающих заданную частоту формируемых тестов, в регистры 24 и 25 формирователей импульсов 2,1-2.ш заносится информация о величинах задержки и длительности формируемых импульсов, В ячейки оперативной памяти блока 4 задания кода заносятсй данные, необходимые для формирования тестов (импульсных последовательностей), которые используются в качестве входных воздействий для контролируемых БИС, на управляющие входы коммутатора 7 поступает информация о последовательности подключения выходов формирователей 2.1-2 ш импульсов к входам формирователей 8,1-8.ц фазоманипулированных сигналов, в регистры 11 формирователей 8,1-8,п записывается информация о временных соотношениях фазоманипулированных сигналов, в регистр 42 блока 9 инверсий поступает информация о реализации режима инверсии выходной информации с формирователей 8.1-8,п. По окончании процесса записи информации с вьжода блока 4 задания кода на вход элемента 21 И генератора 1 тактовых импульсов (фиг. 2) поступает сигнал разрешения на прохождение импульсов с выхода генератора 18 эталоннойчастоты на вход счетчика 22, на выходах разрядов которого устанавливается и-разрядный код, поступающий нацифровой компаратор 23, где сравнивается с кодом, записанным в регистре 19. При равенстве кодов цифровойкомпаратор 23 формирует импульс,который поступает на вход сбросасчетчика 22 и информационный входсдвигового регистра 20, на синхронизирующий вход которого приходят импульсы с генератора 18 эталонной частоты. На выходе сдвигового регистра20 формируются тактовые импульсы дляблока 2 формирователей импульсов,счетчика 3 и регистра 5 числа. Поприходу тактового импульса с выходасдвигового регистра 20 генератора 1(фиг, 6 а, момент времени 1) на Б-входтриггера 28 и первый вход элемента36 ИЛИ блока 2 (фиг, 3) осуществляется перевод каждого из Формирователей2.1-2.ш импульсов в режим формирования переднего фронта импульса (задержки). При этом на прямом выходетриггера 28 устанавливается уровеньлогической "1", а на инверсном - "О".Сигнал 1 поступает на управляющийвход коммутатора 31, разрешая прохождение через него информации с выходарегистра 24 на входы цифрового компаратора 32. По приходу импульса сгенератора 18 эталонной частоты блока 1 на Б-вход триггера 26 и элемент35 И происходит сброс счетчика 30 иустановка триггера 27 в состояние,при котором на его выходе устанавливается 1, поступающая на второй входэлемента 35 и разрешающая прохождение через него тактовых импульсов свыхода генератора 18 эталонной частоты блока 1 на счетный вход счетчика30 блока 2 (фиг, 1). На выходе счетчика 30 устанавливается и-разрядныйкод, поступающий на другую группувходов цифрового компаратора 32, гдепроисходит сравнение его (кода) свыходной информацией регистра 24,прошедшей через коммутатор 31. Приравенстве кодов на выходе цифровогокомпаратора 32 формируется импульскоторый поступает на первые входы логических элементов 33 и 34 И. Таккак на втором входе элемента 33 Иустановлена "1" (с прямого выходатриггера 28), то импульс с выходацифрового компаратора 32 проходитчерез элемент 33 И на входы триггеров 28 и 29 и элемента 36 ИЛИ. Приэтом триггер 28 изменяет свое состояние, на его прямом выходе устанавливается "0", а на инверсном - "1", 5 разрешающая прохождение информациичерез элемент 34 И в режиме формирования заднего фронта импульса (длительности), происходящего описаннымобразом с той лишь разницей, что вме.10 сто регистра 24 работает регистр 25.Передний и задний фронты импульсафиксируются триггером 29. На фиг. бои Ь показаны сигналы на выходе триггеров 29 формирователей 2., 2. импульсов. Передний фронт импульса навыходе формирователя 2,1 сформированв момент времени 1с задержкой о,а передний фронт на выходе формирователя 21 - в момент времени С с задержкой . Задние Фронты этих импульсов Формируются в моменты времени 1 г, 1; соответственно, Таким образом, на выходетриггера 29 формирователя 2 импульсов сформирован им/пульс длительностью с, , а на выходетриггера. 29формирователя 2 - импульс длительностью, Аналогичнымобразом на выходах остальных формирователей 2,1-2,ш импульсов формируются импульсы с заданными значениямизадержки и длительности.С выхода сдвигового регистра 20 генератора 1 тактовых импульсов (фиг, 2.импульсы поступают на вход счетчика 3.г 35 (фиг, 1) который осуществляет выборадресов ячеек оперативной памяти блока 4 задания кода, информация с выходов которого поступает на входы регистра 5 числа и переписываетс в не го по приходу тактовых импульсов сгенератора 1, Выходная информация регистра 5 числа .(Фиг, бг) с прямыхвыходов постуйает на информационныевходы триггеров 12 и элемент 16 2 И ИЛИ, входящих в состав Формирователей 8.1-8.п фазоманипулированных сигналов, Информация с инверсных выходоврегистра 5 числа подается на элемент17 2 И-ИЛИ. На синхронизирующие входы 50 триггеров 12 и первые входы элементов 13 ИСКЛЮЧАЮЩЕЕ ИЛИ через коммутатор 7 проходит информация с выходаформирователя 21 импульсов, а на первые входы элементов 14 ИСКЛЮЧАЮЩЕЕ 55 ИЛИ - информация с выхода формирова"теля 2 импульсов ( = 1,= 2),В формирователях 8,1-8.п происходит Формирование импульсов, фаза ко"торых зависит от временного положения сигналов, записанного в регистрах 11 в виде кодов чисел.Пусть в регистрах 11 шести формирователей 8.1-8.6 фазоманипулированных сигналов записаны коды следуюших чисел;Ф000001101 - формирователь 8.1011000000 - 8,2010000101 8,3101001100 - -и,4011010100 - -и.5000100000 8.6 При этом на выходах Формирователей 8.1-8.6 фазоманипулированных сигналов будут сформированы импульсы, форма которых показана на фиг.6 ,е,ж,ц,к, и соответственно, Импульсы с выходов формирователей 8.1- 8,п фазоманипулированных сигналов поступают на первые входы элементов 43-1-43,п ИСКЛНЧА 1 О 1 ПЕЕ ИЛИ (Фиг, 5), на вторые входы которых с выходов разрядов регистра 42 поступает код числа в виде "0" или "1", ранее описанного из элемента постоянной памяти 39 блока 6 управления и несущего информацию о реализации режима инверсии блоком 9. Если на вторые входы элементов 43,1-43,п ИСКЛМЧАЮШЕЕ ИЛИ установлены 0, то информация с выходов формирователей 8-1-8.п фазбманипулированных сигналов проходит на выходную шину устройства без изменения, Инвертирование информации происходит, если на вторых входах.элементов 43,1-43.п установлены 111 иВ результате устройство обеспечивает формирование тестов, которые используются в качестве сигналов воздействия при функциональном контроле сложных электронных схем.Использование устройства эффективно в случае, когда в результате удержания входных воздействий на объектконтроля, например микросхему ОЗУ,отдельные элементы этой микросхемы,например адресные регистры, как быподменяются элементами устройства задания тестов, формирующими адрес, Врезультате отказы адресных регистровмикросхем (или других элементов) "маскируются верно работающим элементомустроиства задания тестов, что приводит к необнаружению отказа и низкойдостоверности контроля, информации на входной шине объекта контроля в течение всего времени кон. троля не позволяет оценить динамичес кие свойства входных регистров памяти объектов с памятью емкостного типа в отношении времени хранения информации.Введение 11 формирователей 8,1- 8,п фазоманипулированных сигналов дает возможность из сигналов, поступающих с выходов формирователей 2,1 - 2,гп импульсов и регистра 5 числа, формировать импульсы, фаза которых зависит от временного положения упомянутых исходных сигналов, Это, в свою очередь, обеспечивает многократную смену информации, которая выражается в чередовании истинной и ложной информации, формируемой на выходе устройства для задания тестов, Если при этом объект контроля однозначно повторяет задаваемый тест, то можно считать его негодным и выявитьтаким образом его отход, который не маскируется действием устройства задания тестов, т,е, в процессе контроля осуществляется многократная сменаинформации, позволяющая исключитьвлияние формируемых тестов на резуль 5 10 15 20 25 30 35 40 45 50 Так, при контроле БИС ОЗУ типа 134 РУ 6 наблюдаются случаи прохождения записываемых в ОЗУ входных воздействий на выходы ОЗУ из-эа неисправностей внутри БИС. Поскольку в данном случае выходная информация БИС ОЗУ соответствует ожидаемой, устройство контроля квалифицирует негодную БИС как годную. Неисправности такого типа выявляются лишь при функционировании в объекте применения.При контроле БИС. ОЗУ типов 581 РУ 4, 565 РУЗ, 383 КП 1 и др имеющих внутреннйе регистры памяти адреса строки и адреса столбца, наблюдаются случаи признания БИС годной при неисправностях регистра памяти адреса строки, Объясняется это тем, что информация адреса строки, задаваемая устройством Формирования теста, с входной шины объекта контроля проходит, минуя внутренний регистр, на выходную шину, т.е. осуществляется подмена работы внутреннего адресного регистра объекта контроля регистром числа, входящим в состав устройства для задания тестов. В результате оценка работоспособности БИС ошибочная.Кроме того, наличие неизменной30 9 12902 тат контроля и тем самым обеспечить высокую достоверность контроля функционирования проверяемого объекта,Формула изобретения Устройство для задания тестов, содержащее регистр числа, генератор тактовых импульсов, соединенный первым выходом со счетным входом счет чика импульсов, коммутатор, блок задания кода и первый формирователь импульсов, соединенные управляющими входами с соответствующими управляюшнми выходами блока управления, а также второй формирователь импульсов и блок инверсии, выходы которого являются выходами устройства, о т - л и ч а ю щ е е с я тем, что, с целью повышения достоверности контроля за счет исключения влияния задаваемых тестов на результат контроля, в устройство введены дополнительные формирователи импульсов, п формирователей фазоманипулированных сигналов (и - разрядность регистра числа), причем первые входы второго и дополнительных формирователей импульсов соединены с соответствующими управляющими выходами блока управления, первые входы генератора тактовых импульсов соединены с соответствующими управляющими выходами блока управления,второй выход - с синхровходом ре-истрачисла, третий и четвертый выходы соответственно - с третьими и четвертыми входами всех формирователей импульсов, соединенных выходами с информационными входами коммутатора,соединенного первыми выходами с первыми входами соответствующих формирователей фазоманипулированных сигналов, вторые входы которых соединеныс соответствующими вторыми выходамикоммутатора, третьи входы - с соответствуЮщнми первыми выходами реги-стра числа, соединенного вторыми выходами с четвертыми входами соответствующих формирователей фазоманипулированных сигналов, информационнымивходами - с первыми выходами блоказадания кодов, соединенного адресными входами с выходами счетчика импульсов, выходы формирователей фазоманипулированйых сигналов соединеныс соответствующими первыми входамиблока инверсии, соединенного вторымивходами с соответствующими управляющими выходами блока управления, пятыевходы каждого из формирователей фазоманипулированных сигналов соединены с соответствующими управляющимивыходами блока управления, второйвыход блока задания кодов соединен с