Устройство для цифровой фильтрации

(46) 15.02,86,-летия Велистической еГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ АВТОРСКОМУ СВИДЕТЕЛЬСТ Бюл, Н 6(71) Киевский ордена Ленина политехнический институт им.50е кой Октябрьской социалиреволюции(56) Патент Японии 9 52-22218, кл. С 06 Р 7/39, 1977.Ы 111 ашз Р.А. Ап ехрапйаЬ 1 е з 1 пя 1 ез Йдуга 1 1 д 1 гег/согге 1 агог "1 САББР 82: Ргос 1 ЕЕЕ 1 пг. Соп 2. асоцз БреесЬ апй з 1 япа 1 Ргос., 1982, р. 1077-1088.(54)(57) УСТРОЙСТВО ДЛЯ ЦИФРОВОЙ ФИЛЬТРАЦИИ, содержащее К корреляторов, каждый из которых содержит регистр коэффициента, умножитель, сумматор, первый регистр результатов, вход которого подключен к выходу сумматора, первый вход которого подключен к выходу умножителя, первый вход которого подключен к выходу регистра коэффициента, о т л и ч а - ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет фильтрации двухмерных сигналов, в него введен блок управления, состоящий из счетчика по модулю М элемента ИЛИ-НЕ, дешифратора и коммутатора, а в кажцый коррелятор введены коммутатор, буферный регистр регистр адреса, блок постоянной памяти, второй регистр результатов и триггер, выход которого соединен с управляющим входом коммутатора того же коррелятора, первый информационный вход которого объединен с входом второго регистра результатов того же коррелятора и подключен к выходу первого регистра результатов того же коррелятора, выход коммутатора соединен с вторым входом сумматора того же коррелятора, выход регистра адреса соединен с адресным входом блока постоянной памяти того же коррелятора, выход которого соединен с входом регистра коэффициента того же коррелятора, второй вход умножителя подключен к выходу буфер- ного регистра того же коррелятора, выходы триггера, второго регистра результатов и буферного регистра каждого ) -го (где 1 =2, К ) коррелятора соединены соответственно с нулевым входом триггера, вторым информационным входом коммутатора и входом,буферного регистра (-1)-го коррелятора, информационный вход коммутатора и вход буферного регистра первого коррелятора являются соответственно первым и вторым информационными входами устройства, выход второго регистра результатов-го коррелятора является выходом устройства, вход начальной установки счетчика по модулю К, управляющий вход коммутатора блока управления и первый вход элемента ИЛИ-НЕ объединены и являются управляющим входом устройства, выход счетчика по модулю 1 соединен с первым информационным входом коммутатора блока управления и входом дешифратора, выход которого соединен с вторым входом элемента ИЛИ-НЕ, выход которого соединен с нулевым входом триггера первого коррелятора, выход коммутато1211748Составитель А.ИвановаРедактор Т.Парфенова Техред Л.Микеш, Корректор А.ОбручарЗаказ 642/54 Тираж 673 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб д.4/5филиал ППП "Патент", г.ужгород, ул.Проектная, 4,30135 45 ра блока управления соединен с входами регистров адреса всех корреляторов, второй информационный и управляющий входы коммутатора блока Изобретение относится к вычислительной технике и может быть исполь" зовано при построении специализированных вычислительных систем, функционирующих в реальном масштабе времени.Целью изобретения является расширение функциональных возможностей устройства за счет фильтрации двухмерных сигналов.На фиг.1 представлена блок- схема предлагаемого устройства; на фиг.2 - блок-схема вычислительного модуля на фиг.З - блок-схема блока управления; на фиг.4 - временные диаграммы сигналов на входе и втором выходе блока управления на фиг.5 и 6 - схема алгоритма работы устройства при вычислении результата у(п) корреляции одномерных сигналов; на ,фиг.7 - и 8 - диаграмма работы устройства при вычислении результата корреляции двухмерных сигналов (фиг,7 и 8 соответствуют Ки 0=5).Устройство содержит К корреляторов 1, 1, 1,2, , 1.К, блок 2 управления, причем, каждый 1-ый коррелятор содержит регистр 3.1 адреса, блок 4.1 постоянной памяти, регистр 5. коэффициента, умножитель 6.1, сумматор 7., первый регистр 8,1 результатов, коммутатор 9.1, триггер 10.1, второй регистр 11. результатов, буферный регистр 121. Блок 2 управления содержит счетчик 13 по модулю К, коммутатор 14, дешифратор 15 и элемент ИЛИ-НЕ 16. Причем вход начальной установки счетчика 13 по модулю К объединен с управляющимвходом коммутатора 14, первым входом элемента ИЛИ-НЕ и является входом задания режима работы устройства, первый информационный вход коммутатора 14 объединен с входом дешифратора 15 и подключен к выходу счетчика 13 по модулю К, выход коммутатоуправления являются соответственновходом задания точностных характеристик и входом задания режима работы устройства. ра 14 соединен со входами регистров3.1 адреса (где 1=1,К). Второй информационный вход коммутатора 14 является входом задания точностных ха 5 рактеристик устройства. Второй вход элемента ИЛИ-НЕ 16 подключен к выходу дешифратора 15, выход элемента ИЛИ-НЕ соединен с входами триггеров 10.1 (где 1=1,К). Выход регистра 3. 1-ого коррелятора соединен садресным входом блока 4.1 постоянной памяти, выход которого через регистр 5.1 коэффициента соединен с первым входом умножителя 6., второйвход которого объединен с входомбуферного регистра 12.(1+1) и подключен к выходу буферного регистра121, выход умножителя 6.1 соединенс первым входом сумматора 7. второй вход которого подключен к выходу коммутатора 9.1, выход сумматора 7.1 через первый регистр 8.1 результатов подключен к входу второго регистра 11,3 результатов и к первому информационному входу коммутатора9.1, выход второго регистра 11.3результатов соединен с вторым информационным входом коммутатора 9 ю(1+. +1), управляющий вход которого нодключен к выходу триггера 10.3, Второй информационный вход коммутатора 9.1 и вход буферного регистра 12. 1 являются соответственно первым и вторым информационными входами устройства. Выход второго регистра 11.1 результатов является выходом устройства. В общем случае устройство выполняет операцию фильтрации (корреляции)двухмерных сигналов вида к ку(ш,п)= 2.: ., я (е,3)х(ш+1,и+1), ф ф 1= (1)где п,ш=1,2И+К+1,1211748 4ыре 12.3 хранится операнд а , коточ3рыи затем поступает на второй входумножителя 6.1, на первый вход которого с выхода регистра 5.3 коэффициента поступает коэффициент я (3)Затем умножитель 6.3 формирует произведение ю Й 3, которое поступает на первый вход сумматора 7.3, Одновременно с выхода второго регистО ра 11.(З) результатов (3-1)-огокоррелятора на второй информационный вход коммутатора 9.3 поступает(поскольку на управляющий вход коммутатора 9.1 подан логический "0")передается на второй вход сумматора7.3. Затем сумматор 7.1 формируетР 1сумму я Ц )а-Ькоторая с приходомтактового импульса записывается в20 первый регистр 8.3 результатов,прежнее содержимое которого переписывается во второй регистр 11,3результатов. Под воздействием тактового импульса осуществляется так 25 же перезапись содержимого буферногорегистра 12.(3-1) в буферный регистр12,3 (или просто запись новоговходного отсчета в регистр 12.1 вслучае модуля 1.1).Рассмотрим формирование отсчетавыходной последовательности с номером и(и=1,2М-К+1), определяемого выражениему(и) = 6)(1)х(и)+Я(2)х(и+1)+ +Я(К)5 х(и+К). Кроме операцию номерных у(и) = ку(и)= Л та (1)х(и+1-1). (4)1=При выполнении операций фильтрации (корреляции) одномерных сигналов устройство работает следующим образом.Во время этой операции под воздействием сигнала "Одномерная обработка", поступающего на управляющий вход коммутатора 14, элемент ИЛИ-НЕ 16 формирует уровень логического "0", передаваемый посредством триггеров 10.3 на управляющие входы коммутаторов 93. Под воздействием этого же сигнала "Одноерная обработка" коммутатор 14 пропускает на выход блока 2 управления код числа К, передаваемый посредством регистров .3.3 адреса на адресный вход блока 4.3 памяти, в результате чего из ячейки этого блока с адресом К считывается коэффициент Ю (3), который в течение всей операции фиксируется в регистре 5.3 коэффициента, Через промежуток времени, равный по крайней мере одному такту от момента подачи сигнала "Одномерная обработка", на второй вход буферного регистра 12. 1 коррелятора 11 со скоростью одного. отсчета на такт начинают поступать отсчеты входной последовательности х(1), х(2) х(Б) (на второй информационный вход коммутатора 9.1 в этом случае подается код нуля).Определим базовую операцию А, которая осуществляется в течение од-. ного такта в корреляторе 1.3 и выполняется следующим образом, В исходный момент времени в первом регистре 8.3 результатов и втором регистре 11.3 результатов хранятся соответственно частичные результа вты Ьи Ь; а в буферном регисту(и,ш)=0 для и,тпс К или и, тп Б кЦщ)-т(з 111 к(пзЕп 1-1) (2) пт, и = 1, 2, , И-К + 1. того, устройство выполняет фильтрации (корреляции) одсигналов видакса (3) х(и+1); (3) с 1 Работу устройства представимпотактно, перечисляя только те измикроопераций, выполняемые в данномтакте базовой операцией А, которые 40 влияют на формирование у(и).Такт и. В буферный регистр 12.1записывается входной отсчет х(и).Такт и+1. В корреляторе 1. 1 фор-.мируется произведение Я (1)х(и), 45 которое записывается в первый регистр 83 результатовКроме этого,в буферный регистр 12,1 поступаетновый входной отсчет х(и+1).Такт и+2. Произведение и (1)х(и) 50 переписывается во второй регистр11.1 результатов, отсчет х(и+) поступает в буферный регистр 12.2, ановый входной отсчет х(и+2) записывается в буферный регистр 12.1.55 Такт и+3. В корреляторе 1.2 формируется сумма ц(1)х(и)+ тд(2)х(и+1), которая записывается в первый 8,2регистр результатов. Кроме этого,211748 О 15 20 25 30 С=1 шой К,35 40 45 3 1 отсчет х(п+2) поступает в буферный регистр 12,2, а новый входной отсчет х(п+3) записывается в буферный регистр 12.1.Такт и+4. Сумма ч (1)х(п)+и(2)хк(п+1) переписывается во второй регистр 11.2 результатов, отсчет.х(п+ +2) поступает в буферный регистр 12.3, отсчет х(п+3) поступает в буферный регистр 12,2, а новый входной отсчет х(п+4) записывается в буферный регистр 12. 1.Такт и+5. В корреляторе 1.3 формируется сумма са (1)х(п)+ы(2)х(п+1)+ +и(3)х(п+2), которая записывается в регистр 8.3 результатов, Кроме этого, отсчет х(п+3) поступает в буферный регистр 12.3, отсчет х(п+ +4) - в буферный регистр 12,2, а новый входной отсчет х(п+5) записывается в буферный регистр 12.1 и ТДТакт (и+2 К). В корреляторе 1(К) формируется сумма Я (1)х(п)+ + М (2)х(п+1) сд (К)х(п+К), (5) которая записывается в регистр 8.(К) результатов. Кроме этого, отсчет х(п+К) поступает в буферный регистр 12.(К)Такт (и+2 К). Сумма (5) переписывается в регистр 11.(К) результата, а отсчет х(п+К) поступает в буферный регистр 12.К.Такт (и+2 К). В корреляторе 1.К формируется окончательное значение выходного отсчета у(п), которое записывается в регистр 8.К результатов.Такт и+2 К. Выходной отсчет у(п) переписывается в регистр 1 1.К результатов, откуда поступает на выход устройства.При выполнении операции фильтрации (корреляции) двухмерных сигналов устройство работает следующим образом. В исходном состоянии счетчик 13 по модулю К обнулен. Затем на управляющий вход коммутатора 14 поступает сигнал "Двухмерная обработка", под воздействием которого счетчик 13 по модулю К начинает реагировать на поступающие на его вход тактовые импульсы (этот ход не показан), осуществляя их счет по модулю К. Коммутатор 14 пропускает на выход блока 2 управления содержимое счетчика 13 по модулю, передаваемое посредством брегистров 3 адреса на адресный вход блоков 4 постоянной памяти, В результате этого в течение такта с номером Т(Т=1,2,) таким, что Т= (е)шос 1 К, причем Т, из ячейки блока 4.3постоянной памяти с адресом (6-1)происходит микрооперация считываниякоэффициента ы (е,1), который затемв течение следующего такта (т.е.(Т+1) фиксируется в регистре 5.1коэффициента. Содержимое счетчика13 по модулю К дешифрируется с помощью дешифратора 15, на выходе которого в течение такта с номером таким, что ь я 1 шод 3, вырабатываетсяуровень логической "1", под воздействием которого элемент ИЛИ-НЕ 16формирует на своем выходе уровеньлогического "О", передаваемый посредством триггеров 10.3 на управляющий вход коммутатора 9. 1. В течениеостальных тактов дешифратор 15 иэлемент ИЛИ-НЕ 16 вырабатывают навыходе элемента ИЛИ-НЕ 16 блока 8управления уровень логической "1",также передаваемый посредством триггеров 10.3 на управляющие входыкоммутаторов 9, Таким образом, в течение такта с номером 1 таким, что в корреляторе 1.3 выполняется базо-.вая операция А. В течение остальныхтактов в корреляторе 1.1 выполняетсябазовая операция В, которая от предыдущей отличается лишь тем, чтокоммутатор 9.3 (поскольку на егоуправляющий вход поступает логическая "1") передает на второй входсумматора 7.1 частичный -результатЬ(1), хранящийся в первом регистре .8.1 результатов. Через промежутоквремени, равный по крайней мере одному такту от момента подачи сигнала "Двухмерная обработка", на соответствующий информационный вход устройства со скоростью один отсчет на такт начинают поступать отсчеты входного массива х(1,1),х(2.,1),х(Я,Н) таким образом, что выполняется следующая закономерность. В течение тактов (ш)КН+1 - шКЛ(ш=1,2,,И-К+1) поступают те отсчетывходного массива, которые принадлежатстрокам с номерами от ш до (ш+К),При этом указанные строки передаются+1, 2) х (щ+К, 2) х (ш, Б),хк(щ+1,М)х(ш+К,И) .Таким образом, в течение тактов (ш)К(И+1) - щи на вход устройствапоступают отсчеты входного массива,иэ которых формируется строка выходного массива с номером ш, т.е. у(щ,1),у(щ,2)у(щ,Н-К+1),Рассмотрим формирование произвольного отсчета выходной последовательности у(тп,п) (п,щ=1,2Н-К+1),определенного выражением у(тп,п) = и (1,1)х(тп,п)+я(2,1)х(щ+ +1,п)+Я(К, 1) х (тп+К,п)+си(1, 2) х) щ,п+ +1 ) + и(2, 2) х (ш+1, и+1 ) + + сд (К, К) х(тп+К, и+К) Такт К=(тп)КБ+(и)К. В буферный регистр 12.1 записывается входной отсчет х(ш,п).Такт К+1. В корреляторе 1.1 выполняется базовая операция А, в результате которой в первый регистр8.1 результатов записывается произведение у(щ,п), = я (1,1)х(ш,п) а вбуферный регистр 12,1 поступает новый входной отсчет х(щ+1,п)Такт К+2. В корреляторе 1,1 выполняется базовая операция В, врезультате которой в регистр 8.1 результатов записывается сумма у(щ,п)=у(ш,п), +У(2,1)х(тп+1,п), а в буферный регистр 12.1 поступает новыйвходной отсчет х(ш+2,п) и т.д,Такт К+К. В корреляторе 1.1 выполняется базовая операция В, врегистр 8.1 результатов записывается сумма у(ш,п) =у(щ,п), + тп(К,1)"х(щ+К,п), а в регистр 12.1 поступает новый входной отсчет х(щ,п+1).Такт К+К+1, Сумма у(тп,п) переписывается во второй регистр 11.1 результатов, отсчет х(щ,и+1) записывается в буферный регистр 12.2, ановый входной отсчет х(щ+1,п+1) поступает в регистр 12.1,Такт К+К+2. В корреляторе 1.2 выполняется базовая операция А вЭрезультате которой в первый регистр8.2 результатов записывается суммау(ш,п)+, =у(ш,п)+тп(1,2)х(щ,п+1),а отсчет х(тп+1, и+1) переписываетсяв буферный регистр 12.2Кроме этого, новый входной отсчет х(ш+2, и+1)поступает в регистр 12.1. Такт К+К+3. В корреляторе 1.2выполняется базовая операция В, врезультате которой в регистр 8.2результатов записывается сумма у(ш."п)+ =у(щфп)ки +сд(2,2)х(ш+1, и+1);а отсчет х(щ+2,п+1) переписываетсяв регистр 12.2. Кроме этого, в регистр 12.1 поступает новый входнойотсчет х(тп+3, и+1) и т.д.10 Такт К+К +К. В корреляторе 1.Квыполняется базовая операция В, врезультате которой в первый регистр8 К результатов записывается суммау(щ,п) =у(щ,п) + и (К, К)х(ш+15 +К, и+К), отсчет х(щ+К, и+К)переписывается в буферный регистр12.К.Такт К+К +К, В корреляторе 1.Квыполняется базовая операция В, в20 результате которой в регистр 8 К результатов записывается сумма у(щ,и)=у (щ, и) у (щ, п) , + и (К, К) х (ш+К, и+К) .Такт К+К +К, Выходной отсчет25 у(щ,п) переписывается во второй регистр 11,К результатов, откуда поступает на выход устройства.Точно таким же образом выполняется операция фильтрации двухмерныхсигналов с той лишь разницей, что вблоке 4. 1 постоянной памяти в ячейке с адресом Вхранится коэффициент Я (К+1, К+1),Предлагаемое изобретение позво 35ляет расширить функциональные возможности, так как кроме операциифильтрации или корреляции одномерных сигналов, которая выттолняетсяпрототипом, предлагаемое устройствопозволяет также выполнять операциюфильтрации или корреляции двухмерных сигналов, например изображений. Предлагаемое устройство позволяет также почти неограниченно наращивать количество корреляторов. Это обусловлено тем, что в нем входные данные, результаты, адреса и управляющие сигналы передаются между соседними корреляторами по локальным коммуникационным каналам. В то же время в прототипе необходимо обеспечить с помощью глобального коммуникационного канала одновременное поступление входных данных на все корреляторы. Наличие глобального коммуникационного канала является причиной того, что при увеличении количества корреляторов уменьшается до9 121 пустимая тактовая частота (из-за проблем с возрастающей нагрузкой), и следовательно, уменьшается производительность устройства. Уменьшение 1 Опроизводительности имеет особо важное значение в случае поразрядного режимаобработки информации.