Многоканальный преобразователь угла поворота вала в код

(19) ( 1) а(и) Н 03 Г 1 1/4 ПИСАНИЕ ИЗОБРЕ ТВУ ов ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ К АВТОРСКОМУ СВИДЕТ(56) 1. Авторское свидетельство СССР9 732956, кл. С 08 С 9/04, 1977.2. Авторское свидетельство СССРВ 947895, кл. С 08 С 9/04, 1980(54)(57) 1. МНОГОКАНАЛЬНЬП 1 ПРЕОБРАЗОВАТЕЛЬ УГЛА ПОВОРОТА ВАЛА В КОД,содержащий синусно-косинусные датчики угла, подключенные к входам коммутатора, первый и второй выходы коммутатора подключены к одним входампервого и второго блоков выборки,выходы которых подключены к одним входам первого и второго блоков сравнения, блок эталонного напряжения, подключенный к первым входам первого и второго декодируюцих преобразоватЕ- лей, первые выходы, которых подключены к другим входам первого и второго блоков сравнения, выходы первого и второго блоков сравнения подключены к вторым входам первого и второго декодирующих преобразователей, вторые выходы которых подключены к первому входу распределительного блока, пер. вый выход распределительного блока подключен к управляющему входу коммутатора, второй выход - к другимвходам первого и второго блоков выборки, третий вькод - к третьим входам первого и второго декодирующих преобразователей, блок определения октантов, первый выход которого подключен к цифровой вычислительной машине, о т л и ч а ю щ и й с я тем,что, с целью повышения точности ирасширения области применения, в него введен блок асинхронного обмена,входы которого соединены с вторым,третьим и четвертым выходами блокаопределения октантов, первый выходподключен к четвертым входам первогои второго декодирующих преобразователей, второй выход - к первому входублока определения октантов, второй,третий и четвертый входы блока, определения октантов соединены соответственно с четвертым вькодом распределительного блока, вькодом цифровой вычислительной машины и третьими выходами первого и второго декодирующихпреобразователей, а пятый выход блока определения октантов подключен квторому входу распределительногоблока. 2. Преобразователь по п.1, о т - 1 л и ч а ю щ и й с я тем, что блок определения октантов содержит блок микропрограммной памяти, арифметический блок, блок памяти, блок управления обменом, блок регистров, интерфейсный блок и блок совмещения, взаимно связанные между собой через двунаправленную шину передачи информации, блок микропрограммной па- . мяти и арифметический блок соединены один с другим дополнительной дву" направленной шиной, вторые входы и выходы блока управления обменом и интерфейсного блока взаимно соединены один с другими, первый вход бло-ка определения октантов подключен к вторым входам блока памяти, блокарегистров и третьему входу интерфей11441сного блока, второй, третий и четвертый входы блока определения октантов подключены соответственно к третьему входу блока микропрограммной памяти, к четвертому входу интерфейсного блока и к входу двунаправленной шины, выход блока совмещения подключен к первому выходу блока определения октантов, третий выход интерфейснега блока подключен к второму выходу блока определения октантов 90и к третьему входу блока памяти,вторые выходы блока памятии выходных регистров объединены и подключе-ны к третьему выходу блока определения октантов и к пятому входу интерфейсного блока, выход двунаправленнойшины подключен к четвертому выходу блока определения октантовпятый выход которого соединенс третьим выходом блока памяти.Изобретение относится к автоматике и вычислительной технике и может быть использовано для связи аналоговых источников информации с вычислительными комплексами.Известны многоканальные преобразо ватели угла поворота вала в код, содержащие СКТ-датчики, соединенные с входным коммутатором, коммутатор квадрантов, вход которого соединен с первым выходом распределительного блока, второй выход которого соедине с первым входом декодирующего преобразователя код-напряжение, выход которого соединен с одним из входов блока сравнения, выход последнего - с вторым входом декодирующего преобразователя, при этом входной коммутатор соединен с коммутатором квадрантов, первый выход которого соединен с входом распределительного блока, а второй и третий выходы последнего через развязывающие усилители - с третьимвходом декодирующего преобразователя, при этом второй вход блока сравнения заземпен Я ,Недостатком таких преобразователей является их невысокая точность.Наиболее близким техническим решением к изобретению является многоканальный преобразователь угла поворота вала в код, содержащий синусно.косинусные датчики угла, подключенные к входам коммутатора, первый и второй выходы коммутатора подключены к одним входам первого и второго блоков выборки, выходы которых под-. ключены к одним входам первого и второго блоков сравнения, блок эталонного напряжения, подключенный к первым входам первого и второго декодирующих преобразователей, первые выходы которых подключены к другим входам первого и второго блоков срав нения, выходы первого и второго блоков сравнения - к вторым входам первого и второго декодирующих преобразователей, вторые выходы которых подключены к первому входу распределительного блока, первый выход распределительного блока - к управляюще му входу коммутатора, второй выход - к другим входам первого и второго блоков выборки, третий выход - к третьим входам первого и второго декодирующих преобразователей, блок определения октантов, первый выход которого подключен к цифровой вычислительной машине, четвертый выходраспределительного блока - к одним входам первого и второго блоков усреднения, другие входы которых соединены с третьими выходами первого и второго декодирующих преобразователей, а выходы первого и второго блоков усреднения подключены к первому и второму входам блока определения октантов, третий и четвертый входы которого соединены с пятым и шестым выходами распределительного блока 2.Недостатком известного преобразователя является функциональная зависимость выходного кода от угла поворота, что ограничивает его область .применения и требует применения вычислительного устройства для формирования линейной зависимости выходного кода от угла поворота.11441Цель изобретения - повышение точ-ности и расширение области применения многоканального преобразователяугла поворота вала в код,Поставленная цель достигается тем,что в многоканальный преобразовательугла поворота вала в код, содержащийсинусно-косинусные датчики угла, подключенные к входам коммутатора, первый и второй выходы коммутатора под 1 ключены к одним входам первого и второго блоков выборки, выходы которыхподключены к одним входам первого ивторого блоков сравнения, блок эталонного напряжения, подключенный кпервым входам первого и второго декодирующих преобразователей, первыевыходы которых подключены к другимвходам первого и второго блоков сравнения,. выходы первого и второго блоков сравнения - к вторым входам первого и второго декодирующих преобразователей, вторые выходы которых подключены к первому входу распределительного блока, первый выход распре- дделительного блока в . к управляющемувходу коммутатора, второй выход - кдругим входам первого и второго блоков выборки, третий выход - к третьимвходам первого и второго декодирующих преобразователей, блок определения октантов, первый выход которогоподключен к цифровой вычислительноймашине, введен блок асинхронногообмена, входы которого соединены свторым, третьим и четвертым выходамиблока определения октантов, первыйвыход подключен к четвертым входампервого и второго декодирукяцих преобразователей второй выход - к перй40вому входу блока определения октантов, второй, третий и четвертый входы блока определения октантов соединены соответственно с четвергьж выходом распределительного блока, выхо 45дом цифровой вычислительной машиныи третьими выходами первого и второгодекодирующих преобразователей, а пятый выход блока определения октантовподключен к второму входу распределительного блока.- .Блок определения октантов содержитблок микропрограммной памяти, арифметический блок, блок памяти, блок управления обменом, блок регистров, интерфейсный блок и блок совмещения,взаимно связанные между собой черездвуналравленную шину передачи инфор 90 4мации, блок микропрограммной памяти и арифметический блок соединены один с другим дополнительной двунаправленной шиной, вторые входы и выходы блока управления обменом и интерфейсного блока взаимно соединены, первый вход блока определения октантов подключен к вторым входам блока памяти, блока регистров и третьему входу интерфейсного блока, второй, третий и четвертый входы блока определения октантов - соответственно к третьему входу блока микропрограммной памяти, к четвертому входу интерфейсного блока и к входу двунаправленной шины, выход блока совмещения - к первому выходу блока определения октантов, третий выход интерфейсного блока - к второму выходу блока .определения октантов и к третьему входу блока памяти, вторшв выходы блока памяти и выходных регистров объединены и подключены к третьему выходу блока определения октантов и к пятому входу интерфейсного блока, выход двунаправленной шины подключен к четвертому выходу блока определения октантов, пятый выход которого соединен с третьим выходом блока памяти.На фиг.1 приведена структурная схема преобразователя; на фиг.2 функциональная схема интерфейсного блока. Преобразователь содержит синуснокосинусные датчики 1 (СКТ), коммутатор 2, блоки 3 выборки, декодирующие преобразователи 4, блоки 5 сравнения, блок 6 определенияок антов, блок. 7 асинхронного обмена, распределительный блок 8, блок 9 эталонного напряжения, регистры 10 последовательного приближения, электронный ключи 11 разрядов с резисторными матрицами -2, блок 12 микропрограммной памяти., арифметический блок 13, блок 14 памяти, блок 15 управления обменом, блок 16 регистров, интерфейсный блок 17, двунаправленную шину 18 передачи информации, блок 19 совмещения, блок 20 синхронизации, распределитель 21 тактовых импульсов, блок 22 адресного управления, блок 23 управления, блок 24 управления обменом, обеспечивающий квитирование обмена информацией с блоком 13 и квитирование обмена командами с блоком 12, блок 25 синхронизации, регистр и дешифратор 26 микрокоманд, блок 27 сопряжения и управ 1144 90ления магистральными приемопередатчиками,Блок 6 определения октантов построенна основе микропроцессорного комплекта низкопороговых КМОП БИС се рии 588, предназначенного для построения развитых микровычислительных систем. Блок 6 выполняет следующие функции; сбор информации с регистров 10 и определение усредненных (по трем отсчетам) кодов напряжений Пя 1 пМ и Псоя 0 датчиков 1 (грубого и точного каналов), вычисление кодов тангенса (котангенса) угла поворота вала 15 10 Н я 1 пЫКП созеН соя рили К,П я 1 п для П я 1 пМП соя М для П япо ) 0 сояж,определение кода угла в диапазоне0-45 о (октанта) Блок 6 определения октантов состоит из блока 12 микропрограммной памяти (БИС УП КР 588 ВУ 2), преобразующего З 0 16-разрядные коды команд в последовательность 13-разрядных микрокоманд, арифметического блока 13 (БИС АУ КР 588 ВС 2), представляющего собой универсальный асинхронный модуль обра ботки цифровой информации для приема, оперативного хранения (на 16-разрядных регистрах общего назначения РОН), обработки и выдачи числовой и адресной информации с одной информацион ной шиной, шиной микрокоманд и шиной индикации состояния; блока 14 памяти (БИС 556 РТ 7), предназначенного для хранения команд программы, блока 15 управления обменом (БИС СК КР 588 ВГ 1),45 реализующего управление обменом по заданному алгоритму; блока 16 регистров, представляющего модуль ОЗУ, в котором накапливаются результаты преобразования, интерфейсного блока 17 0 (БИС СК КР 588 ВГ 1), предназначенного для обеспечения функционирования процессорного комплекта по соответству- ющей временной диаграмме работы,двунаправленной 16-разрядной шины 18 55 данных, адресов и команд (формирователи 531 АПАП, либо 589 АП 16), блока 19 совмещения, обеспечивающего связь,опредепение кода номера октанта, со- дгласование кодов угла поворота датчиков 1 грубого и точного каналов. по соответствующему алгоритму обменаблока 6 определения октантов с БЦВМ.Если БЦВМ имеет широкую шину (шиныадресов и данных разделены одни отдругих), то блок 19 реализуется наБИС АД (адаптер узкая шина - широкаяшина), либо на наборе ИС; если БЦВМимеет узкую шину, то блок 19 реализуется на обычных интегральных ключах,управляемых по прерыванию от БЦВМ.Блоки 15, 17 и 18 представляютсобой системный интерфейс БИС СК 4,определяющий сопряжение между процессорным блоком (блоки 12 и 13) и системными устройствами (регистры 10,блок 16 и интерфейс БЦВМ).Блок 7 асинхронного обмена служитдля организации обмена информациеймежду декодирующими преобразователями4 и блоком 6 определения октантов попринципу прием-ответ",Распределительный блок 8 содержитблок 20 синхронизации, связанный сраспределителем 21 тактовых импульсов и блоком 23 управления, другойвход которого связан с выходом распределителя 21, и блок 22 адресногоуправления, подключенный к блоку 20.синхронизации. При этом второй входраспределителя 21 является входомраспределительного блока 8, второйвход блока 22 адресного управленияуправляющим входом распределительного блока 8, выходами которого являются соответственно выходы блоков20 синхронизации и блока 22, а также выходы блока 23 управленияРаспределительный блок 8 представляетсобой логическое управляющее устройство.Блок 9 эталонного напряжения служит для формирования прецизионного опорного напряжения, подаваемого на соответствующие входы декодирующих преобразователей 4.Многоканальный преобразователь угла поворота вала в код работает следующим образом,При включении преобразователя по программе, заложенной в блоке 14, одновременно с сигналом установки преобразователя в исходное состояние запускается блок 22 адресного управления, обеспечивая работу входного коммутатора 2. Блок 20 синхройизации вырабатывает эталонные частоты и управляющие сигналы, необходимые для7 1144 синхронизации работы во времени отдельных логических устройств,Блок 22 адресного управления обес. печивает последовательное включениеканалов входного коммутатора 2 и может быть выполнен на счетчике Джонсона (564 ИЕ 9) или кольцевом сдвигающем регистре (564 ИР 2). Включение следующего канала входного коммутатора происходит после окончания преобра зования 3-го отсчета предыдущего канала. Управление работой блока 22 осуществляется по сигналам "Включить" с выхода блока 14, "Конец преобразо- вания" 3-го отсчета предыдущего кана ла с блока 23 управления и эталонной частотой -., блока 20 синхронизации.В момент перехода через нуль по, ложительного полупериода напряжения питания СКТ-датчика блок 20 синхрони. 20 зации вырабатывает импульсы "Начало преобразования", "Импульс синхронизации с учетом фазовых сдвигов выходных напряжений различных датчиков 1 (грубого и точного каналов) относительно питающего напряжения, что обеспечивает процесс уравновешивания измеряемых напряжений в момент достижения рабочих участков синусоидального напряжения. Импульс синхрониза- щ ции запускает распределитель 21 тактовых импульсов и блок 23, который управляет работой блоков 3 выборки и блока 6 определения октантов.. Блок 23 управления состоит из35 1 логических элементов, формирующихсигналы управления блоками 3 ("Выборка", "Хранение", "Обнуление" ) для3 отсчетов каждого канала входногокоммутатора, и может быть выполнен 40в виде 2-разрядного двоичного счет"чика (564 ТМ 2) и логической сборки(564 ЛА 9) для сигналов "Конец преобразования" 3 отсчетов каждого канала входного коммутатора 2, формиру 45ющей сигнал "Пуск" для блока 6 определения октантов.Блоки 3 выборки обеспечивают свысокой точностью одновременную фиксацию мгновенных уровней Н зьпй и 50Н созЫ , имеющихся на момент началапреобразования, и хранение выбранного уровня входных сигналов на времяпреобразования. Входные сигналы наэто время отличаются от входа преобразователя.Информация с выходов блоков 3 выборки одновременно поступает на один 190 из входов блоков 5 сравнения. Декодирующие преобразователи 4 в цепи синусного и косинусного сигналов .одновременно запускаются сигналами с распределителя 21 тактовых импульсов.Выходнве эталонные напряжения декодирующих преобразователей 4 поступают на второй вход блоков 5 сравнения,где производится поразрядное сравнение измеряемого напряжения с эталонным. На вторые входы блоков 11 поступает опорное напряжение с выхода блока 9. На и-такте кодирования блок 5сравнения вырабатывает импульс, поступающий на вход регистра 10 последовательного приближения и управляющий работой и-го разряда, отключаяэтот разряд из процесса уравновешивания при условии 1Нм, (где Нлвыходное напряжение декодирующегопреобразователя). В результате преоб"разования на регистрах 10 установится 12-разрядный код Н здп и П сомСКТ-датчика. В этот момент с регистров 10 на вход блока 20 синхронизации поступает импульс "Конец преобразования", который через блок 23управления запускает блок 6 опр деления октантов (сигнал "Пуск" ), который в соответствии с программой,записанной в блоке 14 памяти, выпол-.няет первые команды - записывает информацию с выхода регистров 1 О всоответствующие регистры общего назначения РОН арифметического блока 13,После этого происходит второй запуск блоков 3 и декодирующих преобразователей 4 (режи. второго отсче-. та), который происходит аналогично. Одновременно программным путем осуществляется блокировка выполненияследующей команды в блоке 6 определения октантов. Блокировка снимает-.ся следующим сигналом "Пуск" с блока 23,1Выполняется следующая команда, по которой происходит запись информации с регистров 10 в соответствующие регистры РОН блока 13 (режим второго отсчета). После этого аналогично протекает режим третьего отсчета, оканчивающийся записью результата преобразования с регистров 10 в соответствующие. регистры блока 13. Выполнив команды приема информации режима третьего отсчета, блок 6 определения октантов приступает к вы 1144190цолнению последовательности команд обработки информации, поступившей с декодирующнх преобразователей 4 в ре зультате выполнения режимов трех отсчетов. 5Одновременно запускается блок 22 адресного управления, и начинается процесс преобразования информации следующего канала входного коммутатора 2. 1 ОТрехотсчетный режим работы предлагаемого преобразователя исключает случайные погрешности преобразования повышает достоверность и точность работы. Такой режим обеспечи вается высоким быстродействием работы блоков 3-6 и 8.От момента запуска очередного входного канала до окончания режима первого отсчета по этому каналу (по явление на выходе регистров 10П здпМ и 0 соз), блок 6 выполнит все команды последовательной обработки информации по предыдущему входному каналу, заканчивающиеся командой "Останов", по которой блок 6 прекращает обработку информации и ждет следующей команды, Пуск" с блока 23 управления.Работа блока 6 определения октан- ЗО тов осуществляется следующим образом.Работа начинается сигналом ."Пуск" с распределительного блока 8, поступающим на вход блока 12 микропрограммной памяти. По этому сигналу в исходное состояние устанавливается элемент синхронизации блока 12, служащий для формирования сигналов управления, начала и окончания выдачи микрокоманд и внешних сигналов на выО воде "Синхронизация" блока 12, предназначенных для управления блоком 13 (БИС АУ), обнуляется регистр текущего адреса в блоке 12, который служит для адресации текущей микрокоманды в микропрограмме. Блок 12 преобразует 16-разрядные команды в последовательность 13-разрядных микрокоманд./В блоке 14 памяти записана последовательность команд обработки ин- О формации. На выводах микрокоманд блока 12 устанавливается код начальной установки блока 13, и после этого блок 12 переходит к формированию следующей микрокоманды. По микрокоманде начальной установки элемент синхронизации блока 13 устанавливается в исходное состояние и переходит в режим приема следующей микрокоманды и ее выполнения. Одновременноблок 13 на выводе "Исполнено" уста-навливает сигнал разрешения приемаследующей микрокоманлы, Блок 12,получив сигнал разрешения (квитирования) от блока 13, выдает следующую2-ю микрокоманду и одновременно формирует следующую 3-ю микрокоманду.Блок 13, получив 2-ю микрокоманду,выполняет ее и выдает в шину 18 данных, адресов и команд содержимоерегистра счетчика команд - адреспервой команды, записанной в блоке14 памяти, и устанавливает на выводеИсполнено" сигнал, разрешающий прием 3-й микрокоманды.Интерфейсный блок 17 осуществляетсопряжение внутри процессорного интерфейса, выполненного по асинхронному принципу. Обмен информацией происходит по сигналам квитирования"Прием-ответ" с шиной 18.Блок 17 выполняет следующие функции: микропрограммное управление,управление обменом информацией междупроцессором (блоки 12 и 13) и внешними устройствами (блоки 7, 10 иБЦВИ или ОЗУ - блок 16; управлениедвухнаправленными магистральными при- .емопередатчиками на БИС МПП КР 588ВА 1. Интерфейсный блок 17 может бытьвыполнен на БИС СК Кр 5888 Г 1 (системный контроллер).Выбранным устройством в данномслучае является блок 14 (первая егоячейка, где записана первая 16-разрядная команда),Одновременно блок 12 выдает третью микрокоманду в блок 13, в соответствии с которой блок 13 снимает сшины 18 адрес первой команды и увеличивает содержание счетчика командна единицу, а блок 17 выдает сигнал"Ввод в процессори, Выдав третьюмикрокоманду и получив сигнал "Вводв процессор", блок 14 выставляет вшину 18 вместе с сигналом сопровождения содержимое первой ячейки -первую 16-разрядную команду (записать содержимое регистра 10 первогодекодирующего преобразователя 4 попервому отсчету в первый регистр общего назначения (РОН) блока 13), которая поступает на вход 16-разряднойкоманды блока 12Получив первую команду, блок 12 начинает вырабатывать последовательность 12-разрядных микрокоманд, по которым осуществляется исполнение данной команды: увеличивается содержимое счетчика команд в блоке 13 на единицу (в итоге содержимое счетчика 5 команд увеличивается на две единицы), определяется адрес обращения в соответствии с полученной командой (типом адресации); выдается адрес обращения в шину 18; блок 17 в соответ ствии с командой выдает сигнал "Сопровождение адреса", а блок 7.асинхронного обмена по этому сигналу оп-. ределяет, какой из регистров 10 необходимо подключить к шине 18 по приходу сигнала "Ввод в процессор , который такжг выдает блок 17 к моменту дешифрации адреса в блоке 7 и при подготовке к операции передачи данных, а, получив сигнал "Ввод в про цессор", блок 7 подключает к шине 18 регистр 10 первого декодирующего преобразователя 4 и выдает сигнал "Сопровождения данных", записывается содержимое регистра 10 первого декоди рующего преобразователя 4 в первый РОН блока 13; выдается содержимое счетчика команд блока 3 в шину 18 адреса второй команды, который по сравнению с адресом первой команды увеличен на двеЗО единицы, увеличивается на единицу содержимое счетчика команд блока 13.Блок 12 по второй команде вырабатывает последовательность микрокомандзаписи содержимого регистра 10 второ-З 5го декодирукщего преобразователя 4 попервому отсчету во второй РОН блока13. Операция происходит аналогично,Одновременно с вццачей в шину 18третьей команды происходит запуск фОдекодирующих преобразователей 4 в режим второго отсчета,Третья команда (запись содержимогорегистра 10 первого декодирующегопреобразователя 4 второго отсчета втретий РОН блока 13) до окончания режима второго отсчета в блок 12 не по.ступает, т.е, 16-разрядный код третьей команды "стоит" в шине 18(происходит блокировка сигнала "Сопровождение команды" иэ блока 14 домомента появления на регистрах 10 ре.зультатов преобразования по режиму,второго отсчета). После окончаниярежима второго отсчета сигнал фСопровождение команды" иэ блока 14разрешает исполнение третьей и чет 1 вертой команд (запись содержимого ре.гистра 10 второго декодирующего пре" обраэователя 4 в четвертый РОН блока 13 по режиму второго отсчета). Процесс протекает аналогично выполнению первой и второй команд.После этого в щину 18 выдается пятая команда (запись в пятый РОН блока 13 содержимого регистра 10 первог дексдирующего преобразователя 4 по режиму третьего отсчета). Исполне. ние пятой, а затем и шестой команд блокируется до момента окончания режима третьего отсчета, после чего че. рез блок 22 адресного управления запускаются в работу декодирующие преобразователи 4 в режиме первого отсчета второго информационного канала входного коммутатора 2. Блок 14 сигналом "Сопровождение команды" разрешает исполнение пятой и шестой команд.Седьмая и все последующие команды, выдаваемые в шину 18, являются командами обработки информации и выполняются без блокировки.Вывоц усредненных кодов угла (после сопряжения кодов грубого и точного каналов СКТ-датчика) первого информационного канала на соответствуни;ие выходные регистры блока 16 происходит до момента окончания режима первого отсчета второго информационного канала входного коммутатора 2, Вывод осуществляется следующим образом: в вину 18 с блока 13 выдается адрес выходного регистра блока 16 в соответствии с командой вывода, выходной регистр блока 16 с этим адресом переходит в режим ожидания информации из шины 18 по сигналу "Вывод из процессоров", блэк 13, управляемый блоком 12, снимает с шины 18 адрес выходного регистра блока 16, выставляет в шину 18 данные обработки первого информационного канала входного коммутатора 2, вццает сигнал "Вывод иэ процессора", по которому осуществляется запись данных в регистр блока 16, после чего регистр блока 16 выдает сигнал подтверждения записи, и блок 13 снимает с шины 18 информацию.Последней в программе является команда "Останов", по которой блок б определения октантов прекращает все вычисления и переходит в режим ожидания команды "Пуск" с распределительного блока 8. Во время работы преобразователядопускается прерывание выполнениящограммы БЦВМ или другим внешнимустройством.Режим прерывания программы происходит следующим образом: блок 13 име 1 ет шестнадцать 16-разрядных РОН, из 5которых выделяются РОН б и 7, причемРОН 7 используется в качестве счетчика команд, т.е, содержит адрес следующей исполняемой команды. При исполнении ряда команд, требующих временного запоминания данных (например, адреса возврата при обращении кподпрограмме определения или подпрограмме стыковки усредненных кодов грубого и точного каналов СКТ-датчика), 15или при внешних прерываниях РОН биспользуется как указатель стека.Стек - это способ организации массива элементов памяти, при котором за-пись или выборка элементов производится по принципу: последний записанный элемент выбирается из массивапервым, Программой определяетсяобласть момента, отведенная под аппаратный стек (10-12 последних регистров блока 16), Блок 15 управления обменом также осуществляет сопряжениеинтерфейсного блока 17, шины 18 синтерфейсом БЦВИ.и внутрипроцессорным интерфейсом блока 6 определения 30октантов,Блок 15 может быть выполнец наБИС СК Кр 588 АГ 1 или наборе ИС серии 564.Блок 15 управления обменом включает в себя блок 28 управления приори- .тетной обработкой прерываний и блок29 управления прямым доступом к памяти. При осуществлении режимов обработки прерываний в работе блока 15участвуют блок 24 управления обменом,блок 25 синхронизации и дешифратор26 микрокоманд, которые входят в состав интерфейсного блока 17.При получении сигнала прерывания 4от БЦВМ блок 15 сравнивает приоритетлинии прерывания с приоритетом процессора блока 6 определения октантов,записанным в специальном 16-разрядном регистре блока 13 (регистре слова рсостояния процессора ), Если приоритет.линии прерывания выше приоритета процессора, блок 15 выдает сигнал разрешения прерывания после окончания текущей команды и начинает выполнятьпроцедуру прерывания,Сигнал разрешения прерывания сблока 15 поступает на блок 19 совмещения, который осуществляет подключение шины 18 к шине БЦВМ. После получения сигнала разрешения прерыванияБЦВМ выставляет на шине данных адресвектора прерыванйя, по получении которого. блок 15 управляет работой блока 13 следующим образом: запоминаетвстеке (ячейке памяти, адрес которой находится в указателе стека РОН6) текущее слово состояния процессора, в следующей ячейке стека запоми-нает адрес очередной команды прерван.ной программы, записывает в стеке(ячейке памяти, адрес которой находится в указателе стека РОН 6) текущее слово состояния процессора, вследующей ячейке стека запоминаетадрес очередной команды прерваннойпрограммы, записывает в счетчик команд (РОН 7) блока 13 адрес подпрограммы обработки прерывания (первоеслово вектора прерывания) и в регистрслова состояния процессора блока 13второе слово вектора прерывания (новое слово состояния процессора).Блок 6 определения октантов выполняет все команды в соответствии спрограммой .прерывания, записанной впамяти БЦВИ или любом внешнем устройстве, и по последней команде программы прерывания осуществляет дальнейшеевыполнение своей прерванной програмПри передаче результатов вычисления из преобразователя в БЦВМ (режим"перекачки информации" из памяти блока 6 определения октантов) режим прерывания осуществляется другим способом: сигнал прерывания от БЦВМ одновременно поступает на блоки 15 и 17,при этом в блоке 15 происходит срав-,нение приоритетом, а блок 17 блокирует внутренний канал микропроцессорного блока от шины 18 и через блок 19подключает шину 18 к интерфейсу БЦВМ.При наличии сигналов "Сопровождениеадреса" и "Ввод в БЦВМ" выходные регистры блока 16 могут быть использованы как ОЗУ БЦВМ (режим прямого доступа к памяти),Выполнение блока б определения октантов на основе микропроцессорного комплекта и введение блока 7 асинхронного обмена позволяет создать функциональнозаконченный автономный преоб- разователь угла поворота вала в кодуглачто расширяет область его при- . менения.