Микропрограммное устройство управления

СОЮЗ СОВЕТСКИХаавлипекпикРЕСПУБЛИК ЯО,зсЮ С 0 Г СУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(56) 1Авторское свидетельВ 482744, кл. С 06 Г 9/22,2. Авторское свидетельстУ,928356, кл. С 06 Р 9/22,3. Майоров С.А., НовиковСтруктура электронных вычислных машин. Л., "Машинострое1979, с. 314, рис. 10.4 (пр(54)(57) МИКРОПРОГРАММНОЕ УСТРОЙСТВОУПРАВЛЕНИЯ, содержащее блок памяти,дешифратор, регистр адреса, регистрмикрокомащ, мультиплексор, коммутатор, генератор тактовых импульсов,триггер и элемент ИЛИ, причемгруппа информационных входов мультиплексора является группой входовлогических условий устройства, груп"па управляющих входов мультиплексора соединена с группой выходов кодалогических условий регистра микрокоманд, группа выходов кода немодифицируемых разрядов адреса которого соединены с первой группой(- и-информационных входов коммутатора (где и ъ 2), п -й информационный вход первой группы которогосоединен с выходом элемента ИЛИ,первый вход которого соединен свыходом модифицируемого разрядарегистра микрокоманд, группа инфор"мационных входов которого соединенас группой выходов блока памяти,группа адресных входов которого ОПИСАНК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ соединена с группой выходов дешифратора, группа входов которого соеди"нена с группой выходов регистра адреса, группа информационных входовкоторого соединена с группой выходовкоммутатора, вторая группа информационных входов которого являетсягруппой входов кода команды устройства, второй вход элемента ИЛИсоеДинен с выходом мультиплексора,входы синхронизации регистра адресаи регистра микрокоманды соединенысоответственно с первым и вторымвыходами генератора тактовых импульсов, вход запуска которогосоединен с выходом триггера, входустановки в единицу которого является входом пуска устройства, о тл и ч а ю щ е е с я тем, что, сцелью уменьшения объема оборудования, дополнительно содержит сумматор, группу в элементов И (т =1,2 ), шифратор преобразования кодов модулей и шифратор преобразования остатков, причем группа выходовкода операций регистра микрокоманди группа выходов регистра адреса соединены соответственно с группамивходов шифратора преобразования кодов модулей и шифратора преобразования остатков, группы выходов которыхсоединены соответственно с первым ивторым входами сумматора, в выходовкоторого соединены соответственно спервыми входами Ь элементов Игруппы, вторые входы которых соединены с третьим выходом генератора тактовых импульсов, оп+1)-й выход сумматора соединен с управляющим входомкоммутатора, выходы 1 -х (" 1,2в -1) элементов И группы яв1108449 Фиг Ф оставитель Ю. Ланцовехред Л. Иартяшова Корректор М. Максимишинец едактор Л. Алексее Заказ 5866/35 о к й и к ал ППП "Патент", г, Ужгород, ул. Проектная,4 ВНИИПИ и 113035, Тираж 699Государственноелам изобретенсква, Ж, Ра Подписнотета СССРкрытийнаб д. 41108449 20 лйются управляющими выходами устройства, выход 111 -го элемента И группы Изобретение относится к автоматике и вычислительной технике и может 1 быть использовано в ЭВМ, вычислительных и управляющих системах с микропрограммным управлением. 5Известно микропрограммное устройство управления, содержащее блок памяти микрокоманд, регистр адреса, регистр микрокоманд, генератор тактовых импульсов, блок проверки логи" 10 ческих условий, элементы И 11.Недостатком этого устройства является большой объем блока памяти.Известно также микропрограммное устройство управления, содержащее 15 регистр адреса, регистр микрокоманд, блок памяти микропрограмм, формирователь адреса, генератор тактовых импульсов, триггер 1.2 3. Недостатком этого устройства является низкая экономичность,обусловленная избыточностью блока памяти.Наиболее близким к предлагаемому по технической сущности и достигае мому результату является микропрограминое устройство управления, содержащее блок памяти, дешифратор, регистр адреса, регистр микрокоманд, мультиплексор, коммутатор, генератор ЗО тактовых импульсов, триггер пуска, элемент ИЛИ, причем вход логических условий устройства и выход кода логических условий регистра микрокоманд соединены с информационным и35 управляющим входами мультиплексора соответственно выход которого соедиРнен с первым входом элемента ИЛИ, выходы немодифицируемых разрядов выхода адреса регистра микрокоианд соединены с входаии немодифицируеиых :разрядов первого информационного входа коммутатора, выход модифицируемого разряда выхЬда адреса ре-, гистра микрокоманд соединен с вторым45 входом элемента ИЛИ, выход которого соединен с входом модифицируеиого разрядаинформационного входа коммутатора, вход кода операции устройсоединен с входом установки в нольтриггера,ства соединен с вторым информационным входом коммутатора, выход которого соединен с информационным входом регистра адреса, вход пуска устройства соединен с 5 -входом триггера пуска, выход которого соединен с входом генератора тактовых импульсов, первый и второй выходы генератора тактовых импульсов соединены с синхровходами регистра адреса и регистра микрокоманд соответственно, выход регистра адреса соединен с входом дешифратора, выход которого соединен с входои блока памяти, выход блока памяти соединен с информационным входом регистра микрокоманд, выход операционной части которого является выходом микроопераций устройства, выход конца микрокоманды выхода операционной части регистра микрокоманд соединен с управляющим входом коммутатора, выход конца работы выхода операционной части регистра микрокоманд соединен с й -входом триггера пуска Г 3.Недостатком этого устройства является большой объем блока памяти, обусловленный избыточностью операционных частей микрокоманд. Эта избыточность появляется в результате неэффективного использования методов кодирования и записи информации В устройстве используется двоичный код записи операционных частей микро- команд, который является громоздким. Избыточность блока памяти составляет где ф - количество микрокоманд,хранимых в блоке памяти",йоснование кода, используемого для записи операционной части микрокоманды, Таким образом, в известном устройстве не реализована возможность кодирования операционных частей с использованием кодов с основанием в ъ 2, что существенно увеличивает разрядностьмикрокоманд. Как следует из формулы (1), увеличения основания кодовоперационных частей в 2 раза уменьшает объем блока памяти на ф ячеек.Избыточный объем блока памяти ведетк увеличению затрат на производствомикропрограммных управляющих устройств, так как основные затраты(до 907) приходятся на блок памяти. Цель изобретения - уменьшение объема оборудования устройства.Поставленная цель достигается тем, что в микропрограммное устройство управления, содержащее блок памяти, дешифратор, регистр адреса, регистр микрокоманд, мультиплексор, коммутатор, генератор тактовых им. пульсов, триггер и элемент ИЛИ,причем группа информационных входов мультиплексора является группой входов логических условий устройства, группа управляющих входов мультиплексора соединена с группой выходов кода логических условий регистра микрокоманд, группа выходов кода немодифицируемых разрядов адреса которого соединена с первой группой (винформационных входов коммутатора (где и ) 2), и -й информационный вход первой группы которого соединен с выходом элемента ИЛИ, первый вход которого соединен с выходом модифицируемого разряда регистра микро- команд, группа информационных входов которого соединена с группой выходов блока памяти, группа адресных входов которого соединена с группой выходов дешифратора, группа входов которого соединена с группой выходов регистра адреса, группа информационных вхо,цов которого соединена с группой выходов коммутатора, вторая группа информационных входов которого является группой входов кода команды устройства, второй вход элемента ИЛИ соединен с выходом мультиплексора, входы синхронизации регистра адреса и регистра микрокоманды соединены соответственно с первым и вторым выходами генератора тактовых импульсов, вход запуска которого соединен с выходом триггера, вход установкив единицу которого является входомпуска устройства, введены сумматор,группа в- элементов И (Ф = 1,2,),шифратор преобразования кодов модулей и шифратор преобразования остатков, причем группа выходов кода операций регистра микрокоманд и группа выходов регистра адреса соединенысоответственно с группами входовшифратора преобразования кодов моду лей и шифратора преобразования ос"татков, группы выходов которых сое"динены соответственно с первым ивторым входами сумматора, м выходов которого соединены соответственно с первыми входами т элемен"тов И группы, вторые входы которыхсоединены с третьим выходом генератора импульсов, (в + 1)-й выход сумматора соединен с управляющим вхо дом коммутатора, выходы 1 -х(1 = 1,2в) элементов И группы являются управляющими выходамиустройства, выход а-го элемента И группы соединен с входом установки в ноль триггераЛюбое число можно представитьв видеР:оп+Сгде и - основание кода,с - остаток,В-и - ричный код числа Э.При этом величина С( и -1.Следовательно, для задания опера 30 ционной части микрокоманды необходимо иметь только код 1, который вдвоичной форме хранится в блоке памяти предлагаемого устройства. Величину остатка С можно задавать по35 адресу микрокоманды в блоке памяти.Таким образом, уменьшается количество-разрядность информации, хранимой в блоке памяти.40 Например, используя основание кода 5 число 100 (в двоичной форме зй"писи 1100100) можно представить ввиде 205, где 20 (10100) хранитсяв блоке памяти. В этом случае вели чина С= О. Объем блока памяти умень"шается на 3 разряда. Так для записичисла 130 в блоке памяти достаточновместо 8 разрядов хранить 5 разрядовс использованием кода с п = 5 или 4 50 Разряда при П = 10, В этих случаяхостаток с = О,Остаток формируется по адресумикрокоманды в блоке памяти шифратором преобразования остатков, причем 55 каждому адресу микрокоманды поставлен соответственно один оста ок.Введение шифратора преобразованияостатков позволяет формировать остаток необходимой величины по адресумикрокоманды в блоке памяти устройства.Введение шифратора преобразования ода модуля и обусловленных им связей позволяет преобразовывать двоич ный эквивалент О -ричного кода операционной части микрокоманды в двоичный код.Использование сумматора и соответствующих иму связей из преобразованного кода операционной части микро- команды и соответствующего кода остатка дает-возможность получить код микрооперации путем их суммирования,Введение группы элементов И и обусловленных ими связей позволяет синхронизировать выдачу микроопераций.На Фиг.1 приведена функциональная 20 схема устройства; на Фиг.2 - схема сумматора, на фиг. 3 и .4 " примеры выполнения шифраторов преобразования остатков и кодов модуля соответственно. 25 функциональная схема устройства(Фиг,1) содержит блок 1 памяти, шифратор 2 преобразования остатков, шифратор 3 преобразования кодов модулей,сумматор 4, регистр 5 адреса,регистр 6 микрокоманд, дешиФратор 7,генератор 8 тактовых импульсов, коммутатор 9, мультиплексор 10, триггер11, группу элементов И 12, элемент ИЛИ 13, вход 14 пуска устройства,35группы входов 15 и 16 логических условий и кода команды устройства соответственно, группу выходов 17 микроопераций устройства, в том числе выход 17,1 микроопераций конца работывыход 18 шифратора 2 преобразованияостатков, выход 19 шифратора 3 преобразования кодов модулей, выходы 20сумматора 4, в том числе выход 20.145микрооперации конца команды.Каждый разряд сумматора 4 (фиг.2)21,121,а21, в состоит издвух групп элементов, выполняющихфункцию "сумма по модулю два", содержащих первый 221 и второй 23элементы 2 И-ИЛИ (= 1,в), первый24 и второй 251 элементы И-НЕ,кроме того сумматор содержит первый(в)"й элементы И-НЕ 26.126.(й), соответственно формирующиесигналы переноса в старший разряд.На фиг. 3 и 4 представлены таблица (ю) и пример (6) конкретного выполнения шифратора 2 и шифратора 3в зависимости от заданных условийфункционирования, где показаныпервый - третий элементы НЕ 27-29шифратора 2 соответственно, первый " третий элементы НЕ 30-32 шифратора 3 соответственно, входныесигналы х - Х выходные сигналы У -у .1Назначение основных узлов устройства состоит в следующем.Блокпамяти предназначен дляхранения микрокоманд, которые считываются по тактовым импульсам,поступающим на синхро-вход регистра6 микрокоманд. ПЬ,фратор преобразования остатков предназначен для преобразования кодов адресов микрокомандв коды остатков, соответствующихоперационным частям микрокоманд,хранимых по данному адресу. Шифратор3 предназначен для преобразованиядвоичного эквивалента и "ричногокода операционной части микрокомандыв двоичныйкод. Сумматор 4 служит дляформирования кода микроопераций путем суммирования преобразованногоь-ричного кода и кода остатков,Сумматор функционирует следующимобразом . На вход 18 поступает код остатка, причем значение остатка не превышает и, где п -основание кода, поэтому входы сумматора, соответствующие поступлению остатка, начиная с (а+1)-го разряда (о 1 о и-ф2 соединяются с нулевым потенциалом источника питания.На вход 19 поступает двоичный код, полученный из двоичного эквивалента Ь -ричного кода. Если в одном разряде значения, поступающие на входы 18 и 19, равны "1", то происходит переполнение разряда и на выходе элемента 2 И-ИЛИ 221 появляется нулевой сигнал, поступающий на вход элемента И-НЕ 25 1,. С выхода элемента И"НЕ 241 нулевой сигнал поступает на вход элемента И-НЕ 261, который формирует сигнал переноса в старший разряд.Если существовал перенос из предыдущего разряда, то на втором входе элемента И-.НЕ 251 имеется единичный сигнал, такой же сигнал поступает на вход элемента 2 И-ИЛИ 231.,С выхода элемента И-НЕ 25 1 на второй вход элемента И-НЕ 261 поступает нулевой сигнал. Тогда на1108449 45 7его выходе образуется единичныйсигнал переноса в старший разряд.Переполнение разряда может наступить при поступлении на вход элемента И-НЕ 25 1 и элемента 2 И-ИЛИ23 1 соответственно сигнала переноса из младшего разряда и с выходаэлемента 2 И-ИЛИ 22При этом на входы 18 и 19 поступает комбинация "10" или "01", а на 1 Овыходе 20 присутствует нулевой сиг"кал, В других случаях переполнениеке наступает. В старших разрядах,начиная с (а+1)-го, а также в первом разряде, переполнение может 5наступить лишь при равенстве "1"сигналов с входов 18 и 19, а прикомбинации на них "01" или "1 О" инулевом сигнале переноса из младшего разряда, сигнал переноса в следующий разряд не формируется.Регистр 5 адреса служит для хранения .адреса микрокомакды, поступающей на него с выхода коммутатора9. Регистр 6 микрокоманд хранит микрокоманду после считывания ее изблока 1 памяти.Этот регистр содержит поле 6.1,в котором записываются коды логических условий, поле 6.2, где записы- ЗОвается код операционной части микрокоманды, поле 6.3, где задается адресследующей микрокоманды.Генератор 8 тактовых импульсов синхронизирует работу устройства по тактовым импупьсам ф5" По импульсу Т в регистр 5 адреса зано 1сится адрес микрокомакды, по импульсуГ в регистр 6 из блока 1 памяти считывается микрокоманда, по импульсу T из сумматора 4 код микро 3операций поступает на выходы 17 устройства,Коммутатор 9 предназначен для ввода в устройство кода операции с входа 16 или адреса очередной микро- команды с выхода адресного поля регистра 6.Мультиплексор 10 предназкачен для выделения значения проверяемого логического условия, поступающего на одну из групп входов 15 в соответствии с кодом логических условий, поступающим на управляющий вход мультиплексора с выхода поля 6.1 регистра 6. Мультиплексор 10 реализует логическую функцию ув 2 2Ь1 2" 2.Х+ГГГ Г Х+Г 3 Г Г Х +1 123" 5 1 123; 58 8где конъюнкции;lзадают код проверяемого логического условия е бг гДд 1 с 2 - число логических условий; И - зна чения логических условий на входе 15, " 1,3Триггер 11 управляет пуском и остаковом устройства.Группа элементов И 12 предназначена для управления выдачей сигналов микроопераций на выход 17.Устройство работает следующим образом.В исходном состоянии все .элементы памяти обнулены.С группы входов 16 устройства на коммутатор 9 поступает начальный адрес микрокоманды, После прихода сигнала "Пуск" с входа 14 триггер 1 разрешает работу генератора 8. По тактовому импульсу ь при разрешаю 1щем нулевом сигнале с выхода 20, 1 сумматора 4 код операции записывается в регистр 5 адреса (во всех остальных микрокомандах, кроме конечных на выходе 20.1, присутствует единичный сигнал).С его выхода код операции поступает на вход дешифратора 7 и шифратора 2. Шифратор 2 преобразует адрес первой микрокоманды в необходимый оста ток, который поступает на вход 18 сумматора 4.По сигналу с выхода дешифратора 7 при поступлении на синхро-вход регистра импульса . ь 2 из блока 1 памяти считывается соответствующая адресу микрокоманда в регистр 6 . С выхода поля 6.2 операционная часть микрокоманды поступает на вход шифратора 3. С адресного поля 6.3 на вход коммутатора 9 поступает косвенный адрес следующей микрокоманды. Шифратор 3 преобразует двоичный код п -го основания в соответствующий двоичный код, который поступает на вход 19 сумматора 4, С выходов 20 сумматора 4 микрокоманда поступает на вход группы элементов И 12.1Кроме того, с выхода 20.1 на вход коммутатора 9 подается сигнап конца микрокоманды. Считывание микрокомакды производится с выхода 17 по тактовому импульсу5,поступающему ка вход элементов И 12.При поступлении сигнала конца микрокоманды на вход коммутатора 9 происходит считывание адреса следую08449 10 9 11 щей микрокоманды. После этого работа устройства повторяется, По окончании работы с выхода 17.1 на вход установки в ноль триггера 11 поступает сигнал конца работы, блокирующий генератор 8.Проверка логических условий производится следующим образом.На вход 15 мультиплексора 10 поступает код значений логических условий. На другой вход мультиплексора поступает код номера проверяемого логического условия с поля 6. 1 регистра 6. На выходе мультиплексора образуется сигнал, соответствующий значению проверяемого логического условия. Этот сигнал поступает на вход. элемента ИЛИ 13. На второй вход элемента ИЛИ 13 поступает сигнал "0", записанный в формате микрокоманды ветвления, Соответственно на выходе элемента ИЛИ 13 образуется сигнал или "0", поступающий на вход коммутатора 9.В соответствии с этим сигналом и происходит выбор микрокоманды, соответствующей значению логических условий "0" или "1".Рассмотрим формирование операционных частей микрокоманд на примере. Любое число можно представить в виде ДЙ ь + с где ив основание кода, о = О, 1,2 с - остаток 0 ( С(ь, с = 0,1, 2, 1 с-и - ричный код числа Р, т.е. количество целых частей и в числе Э . Таким образом, зная какой остаток соответствует значениям записанньщ в каждой ячейке блока 1 памяти, можно соответствующим образом построить схему шифратора. Пусть в блоке 1 памяти записано семь микрокоманд, имеющих соответственно длины операционных частей 1, 2, 3, 4, 5, 6, 7, 8. Тогда при основании кода и3 для микрокоманд, записанных в ячейках 1,4,7, величина остатка С=1, в ячейках 3 и 6 - сО, в ячейках 2 и 5 - с = 2, 1 Йифратор 2 строится таким образом, чтобы при поступлении на его вход адреса микрокоманды на ее выходеформировался соответствующий этомуадресу остаток С,В данном примере (фиг.За) привходных комбинациях 1) Х= 1, х 2= О,Х 5 = 0; 2) ХО, Х 2= О, Х 5 = 1;3) х = 1, х 1, х 1 на выходахшифратора 2 формируется комбинация1 У 0 У О.При входных комбинациях 4) Х, = 1,1, К 5 = О, 5) х = О, Х 2 = 1,х 5 = 1 на выходе шифратора 2 формируется комбинация У, = О, У 2 = О,35 = 05 При входных комбинациях 6) х; = О,х 2= 1, Х 5= 0 и 7) Х= 1 Х 2= 0х = 1 на выходе шифратора 2 формируется комбинация У = О, У 2 = 1,320 Сигнал с выхода 18 шифратора 2поступает на соответствующий входсумматора 4, Пример реализации шифратора представлен на фиг.З Б.Преобразование двоичного кода и25 модуля % в соответствующий двоичныйкод ь осуществляет шифратор 3(фиг.4).Запись операционной части микрокоманды в блоке памяти осуществляетсяЗО следующим образом.В ячейке 1 и 2 содержится К = 000;в ячейках 3, 4 и 5 - Ь = 001, вячейках 6 и 7 - 1 с010,Построение шиФратора 3 производится таким образом, чтобы при входнойкомбинации %000 на выходе Кп= 000, прн= 001 на выходе Мь == 011, при М = 010 на выходе Ь =110.Преобразованный таким образомдвоичный код поступает на вход 19сумматора 4.Таким образом, в предлагаемомустройстве реализована воэможность45 кодирования операционных частей сиспользованием кодов с основанием П)) 2. Это позволяет уменьшить разрядность микрокоманд, что, в свою оче.- редь, приводит к уменьшению объемаблока памяти микрокоманд по сравнению с прототипом,