Двухуровневое оперативное запоминающее устройство

ств ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИОПИСАНИЕ ИЗОк двтоенОМУ свиДктел 09) ИИ(56 ) 1. Патент США М 4051461,кл, 340-172.5, опублик. 1977,2. Карцев М,А, Архитектура цифровых вычислительных систем. М., фНаукаф, 1978, с.159, 202-204, 296 (прототип)(54)(57)1 ДВУХУРОВНЕВОЕ ОПЕРАТИВНОЕЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащеенакопители первого и второго уровней,входы синхронизации которых подклю-чены к выходам первого и второгоблоков синхронизации соответственно,регистр адреса, блок.анализа обращений к памяти, группу регистров адреса, блок управления и первую группу элементов И, причем числовые входыи выходы Накопителя второго уровнясоединены соответственно с выходамипервого регистра числа и с однимииз входов второго регистра числа, а:адресные входы - с выходами регистраадреса, первый выход первого блокасинхронизации подключен к первому .управляющему входу второго регистрачисла, а второй выход, первый и вто-рой входы соответственно соединеныс первым входом, а первич и с вторым выходами блока управления, входы и управляющий вход первого регистра числа, управляющий вход и входырегистра адреса и выходы второго регистра числа являются соответственноинформационными входами, первым ивторым входами записи, однимиизадресных входов и информационнымивыходами устройства, о т л и ч а ющ е е с я тем, что, с целью повышения надежности путем дублирования,страниц памяти в накопителях первогои второго уровней н повыаения быстродействия устройства, в него введеныгруппы суьматоров по модулю два, ком;мутатор , формирователь управляющихсигналов, регистр меток неисправных страниц и блок контроля по четности, причем одни иэ входов коммутатора соединены соответственно-. с выходами первого и второго регистров числа, числовые выходы подключены к числовым входам накопителя первого уровня, а выходы контрольных разрядов - к первым входам сумматоров по модулю два первой группы, выходы которых соединены с входами контрольных разрядов накопителя первого уровня, выходы сумматоров по модулю два второй группы подключены к одним иэ .входов блока контроля по четности, а первые входы -к выходам контрольных разрядов накопителя первого уровня, вторые- входы сумматорОв по модулю два групп соединены с одними из выходов формирователя управляющих сигналов, другие ( выходы которого и выходы регистра меток неисправных страниц подключены Я соответственно к одним иэ входов бло, ка внвлиз а обращений к памяти, другие входы которого соединены соответст-венно с выходами элементов И первой группы и одними из входов формирователя управляющих сигналов, другие входы которого подключены к одним из выходов блока анализа обращений к памяти, первый управляющий выход которого подключен к второму входу блока управления, тре; тий и четвертый выходы и третий вход которого соединены соответственно .с входами и с первым выходом первого блока синхронизации, а пятый выход подключен к другому входу коьееутатора, другие входы блока контроля по четности соединены соответственно с вторым выходом первого блока синхронизации и с числовыми выходами накопителя первого уровня и другими входами второго регистра ,числа, второй управляющий вход которого и третий вход второго блока. Ф. Тяско актор Н эаре э 7347/56 Тираж 594 ВНИИПИ Государственного комитепо делам изобретений и.открыт 113035, Москва, Ж, Раушакая Зак ПодписноеССР бе у д илнал ППП "Патент", г. ужгород, ул. Проектная,1043742 синхронизации подключены к первому выходу блока контроля по четности, второй выход которого соединен с четвертым входом блока управления, пятый вход которого подключен к управляюцему выходу формирователя управляющих сигналов, одни из адресных входов накопителя первого уровня соединены с выходами младших разрядов регистра адреса, а другие адресные входы подключены к выходаМ элементов И первой группы, первые входы которых соединены с выходами старших разрядов регистра адреса и первыми входами регистров адреса группы, выходы которых подключены к вторым вхоДам элементов И первой группы, вторые входы регистров адреса группы являются, другими адресными входами устройства, а третьи и четвертые входы соединены с другими выходами блока анализа обращений к памяти, первый и второй управляющие входы которого подключены соответственно к второму выходу блока управления и к второму выходу второго блока синхронизации, а третий управляющий вход является третьим входом записи устройства, четвертым входом записи и входами блокировки которого являются входы регистра меток неисправных страниц памяти, управляющий вход формирователя управляюцих сигналов является установочным входом устройства, управляющими входами и выходом которого являются соответственно входы с шестого по девятый и шестой выход блока управления.2. Устройство по п.1, о т л и ч а ю щ е е с я тем, что блок анализа обращений к памяти содержит счетчики сигналов, группы элементов И со второй по пятую, группы элементов .ИЛИ, группу элементов НЕ, элементы И-НЕ, элемент ИЛИ и элемент НЕ, причем первые входы элементов И четвертой и пятой групп и вторые входы элементов И пято группы являются одними из входов блока, другими входами которого являются вход элемента ИЛИ и первые входы элемен 1Изобретение относится к вычислительной технике и может быть использовано при построении оперативных запоминающйх устройств вычислительных машин,Известно двухуровневое оперативное запоминающее устройство, содержащее блоки памяти первого и второго уровня, блок дескрипторных регистров,тов И третьей группы, первые входыэлементов И второй группы и вторыевходы элементов И третьей группыобъединены и являются первым управляющим входом блока, вторым и третьимуправляюцими входами которого являются соотВетственно объединенные третьи входы элементов И пятой группыи объединенные вторые входы элементов И четвертой группы, выход элемента ИЛИ является управляюцим выходомблока и подключен к входу элементаИ-НЕ, выход которого соединен с вторыми входами элементов И второй группы, выход каждого из которых подключен к входу вычитания соответствующего счетчика сигналов, вход сложения которого соединен с выходом со"ответствующего из элементов И третьейгруппы, а выход - с входами соответствующих элемента ИЛИ первой группы и элемента И-НЕ группы, выход которого подключен к третьему входу соответствующего элемента И третьейгруппы, четвертый вход каждого изэлементов И пятой группы соединенс выходом соответствуюцего элементаНЕ группы, вход которого подключенк выходу соответствуюцего элементаИЛИ первой, группы и третьему входусоответствующего элемента И второйгруппы, выход первого из элементовИЛИ первой группы соединен с пятымивходами элементов И пятой группы,кроме первого, выход каждого й -го(гдето - число элементов ИЛИ в первойгруппе) последующего из элементовИЛИ первой группы, кроме последнего, подключен к(И +4)-му входу(И +1)го элемента И пятой группы, первыевходы элементов И четвертой и пятойгрупп соответственно объединены,а выходы подключены соответственнок первому и к второму входам элементов ИЛИ второй группы, выходы которых соединены с входами установкив "1 ф соответствующих счетчиков сигналов, выходы последних из элементовИ четвертой и пятой групп и выходыэлементов ИЛИ второй группы являютсявыходами блока,2описывающих соотношения между наборами ячеек (страниц) памяти первого и второго уровней, блок управления замещением страниц памяти первого уровня 1. Недостатками этого устройства являются низкие быстродействие и надежность.Наиболее близким по технической сущности к изобретению является двухуровневое оперативное запоминающее устройство, содержащее блоки памяти первого и второго уровня, регистр адреса, входной и выходной регистры числа, блок дескрипторных регистров адресов страниц памяти,.блок схем совпа. дения адресов страниц памяти, блок замещения страниц памяти, блок управления устройством, числовые входы блока памяти второго уровня подключены к выходам входного регистра чис ла, числовые выходы - к первым входам выходного регистра числа, адресные входы - к выходам регистра адре-. са, первый управляющий выход - к первому входу записи выходного регистра числа, второй .управляющий выход, первый и второй управляющие входы соответственно - к первому входу, первому и второму выходам блока управления устройством, числовые входы и вход записи входного регистра числа, числовой выход выходного регистра числа, адресные входы и вход записи регистра адреса подключены к соответствующим входам и выходам устройства 2Недостатками известного устройства являются низкая надежность вследствие того, что для коррекции ошибокв словах не используются возможности,связанные с дублированием. страниц памяти в блоках памяти первого и второго Уровня, и снижение быстродействия из-за необходимости прерывания вычислительного процесса на время передачи страницы памяти в блок памяти первого уровня, так как при обраще-. нии к Слову, не имеющемуся в блоке памяти первого уровня, производится перезапись всей страницы памяти, в которую входит данное слово, из блока памяти второго уровня в блокпамяти первого уровня в соответствиис алгоритмом, расОчитанным на ситуаг цию, когда перезапись страниц происходит сравнительно редко.Целью изобретенияявляется повышение надежности устройства за счет дублирования страниц памяти в накопителях первого и второго уровнейи повышение быстродействия устройства Поставленная цель достигается тем,что в двухуровневое оперативное запоминающее устройство, содержащее накопители первого и второго уровней, входы синхронизации которых подключены к выходам первого и второго блоков синхронизации соответственно, регистр адреса, блок анализа обращений к памяти, группу регистров адреса, блок управления и первую группу элементов И, причем числовые входы и выходы накопителя второго уровня соединены соответственно с выходами первого регистра числа и с одними из входов второго регистра числа, аадресные входы - с выходами регистраадреса, первый выход первого блокасинхронизации подключен к первомууправляющему входу второго регистрачисла,.а второй выход, первый и второй входы соответственно соединеныс первым. входом, с первым и с вторым выходаМи блока управления, входыи управляющий вход первого регистра 10 числа, управляющий вход и входы регистра адреса и выходы второго регистра числа являются соответственно информационными входами, первым и вто-рым входами записи, одними из адрес ных входов и информационными выходамиустройства, введены группы суюаторов по модулю два, коммутатор,.формирователь управляющих. сигналов, ре-.гистр мЕток неисправных страниц и блокконтроля по четности, причем однииэ входов коммутатора соединены соответственно с выходами первого и второго регистров числа, числовые выходыподключены к числовым входам накопите ля первого уровня, а выходы контрольных разрядов - кпервым входам сумматоров по модулю два первой группы, выходы которых соединены со входамиконтрольных разрядов накопителя первого уровня, выходы сумматоров по модулю два второй группы подключенык одним из входов блока. контроля почетности, а первые входы - к выходамконтрольных разрядов накопителя первого уровня, вторые входы вумматоров 35 по модулю два групп соединены с одними из выходов формирователя управляющих сигналов, другие выходы .которогои выходы регистра меток неисправныхстраниц подключены соответственно 40 к одним из входов блока анализа обра"щеннй к памяти, другие входы которого соединены соответственно с выходами элементов И первой группы и одними из входов Формирователя управляю щих сигналов, другие входы которогоподключены к одним из выходов блокаанализа обращений к памяти, первыйуправляющий выход которогоподключенк второму входу блока управления, 50 третий и четвертый выходы и третийвход которого соединены соответственно со входами и с первым выходомпервого блока синхронизации, а пятый выход подключен к другому входу 5 коммутатора, другие входы блока кОнт. роля по четности соединены соответственно с вторым выходом первого блока синхронизации и с числовыми выходами накопителя первого уровня идругими входами второго регистра чис.60 ла, второй управляющий вход которогои третий вход второго блока синхронизации подключены к первому выходублока, контроля по четности, второйвыход которого соединен с четвертым 65 входом блока управления, пятый входкоторого подключен к управляющемувыходу формирователя управляющихсигналов, одни из адресных входовнакопителя первого уровня соединеныс выходами младших разрядов регистра адреса, а другие адресные входык выходам элементов И первой группы,первые входы которых соединены с выходами старших разрядов регистра адреса и первыми входами регистровадреса группы, выходы которых пбд-10ключены к вторым входам элементов Ипервой группы, вторые входи регист-,ров адреса группы являются другимиадресными входами устройства, а третьи и четвертые входы соединены с 15другими выходами блока анализа обращений к памяти, первый и второй управляющие входы которого подключенысоответственно к второму выходу. блокауправления и к второму выходу второго 20блока синхронизации, а третий управ-.ляющий вход является третьим входом записи устройсзва, четвертымвходом записи и входами блокировкикоторого являются входы регистра 25меток неисправных страниц памяти,управляющий вход формирователяуправляющих сигналов являетсяустановочным входом устройства,управляющими входами и выходомкоторого являются, соответственновходы с шестого по девятый и шестой выход блока управления.При этом блок анализа обращений к памяти содержит счетчики сиг- фналов, группы элементов И сЬ второйпо пятую, группы элементов ИЛИ, группу элементов НЕ, элементы И-НЕ, элемент ИЛИ и элемент НЕ, причем первыевходы элементов И четвертой и пятойгрупп и вторые входы элементов И пятой группы являются одними из .входовблока, другими входами которого явля-.ются вход элемента ИЛИ и первые входыэлементов И третьей группы, первыеВходы элементов И второй группы 45и вторые входи элементов И третьейгруппы. объединены и являются первымуправляющим входом блока, вторым итретьим управляюшиьщ входами которогоявляются соответственно объединенные 5 ртретьи входы элементов И пятой группи и объединенные вторые входй элеМЕнтов И четвертой группы, выход элемента ИЛИ является управляющим выходом блока и подключен к входу элемвита И-НЕ, выход которого соединенс вторыми входами элементов И второйгруппы, выход каждого из которыхежключен к входу вычитания соответстзующего счетчика сигналов, входсложения которого соединен с выходом фОсоответствующего из элементов И тре-,тьей группы, а выход - с входами со-, .Ответствующих элемента ИЛИ первойГруппы и элемента И-НЕ группы, выходюторого подключен к третьему входу 65 соответствуюцего элемента И третьей группы, четвертый вход, каждого из элементов И пятой группы соединен с выходом соответствующего элемента НЕ группы, вход которого подключен к выходу соответствующего элемента ИЛИ первой группы и третьему входу соответствующего элемента И второй группы, выход первого нз элементов ИЛИ первой группы соединены с пятыми входами элементов И пятой группы, кроме первого, выход каждого О -го (где п - число элементов ИЛИ в пЕрвой группе) последующего из элементов или первой группы, кроме последнего, подключен к ( Ь +4)-му входуИ +1) -го элемента И пятой группы, первые входы элементов И четвертой и пятой группсоответственно объединены, а выищи подключены соответственно к первойу и к второму входам элементов ИЛН второй группы, выходы которьа соедифнены с входами установки в федииицу" соответствующих счетчиков сигналов выходы последних из элементов И четвертой и пятой групп и выходы элейентов ИЛИ второй группы являются Вьисодами блока;На Фиг.1 изображена функциональная схема предлагаемого устройст- ва,ф на фиг.2 -4 - соответственно функциональные схемы блока анализа . обращений к памяти, первой и.второй групп. сумматоров по модулю два и блока управления. Предлагаемое устройство содержит накопитель 1 первого уровня, регистр 2 адреса, первый 3 и второй 4 регист ры 1 исла, первый блок 5 синярониза-ции, первую Группу элементов И. 6, группу 7 .регистров адреса, комкутатор 8 первуюи вторую группы 9 сумматоров по модулю два, блок 10 контроля по четности, формирователь 11 уп равляющих сигналов, блок 12 анализа: обращений к памяти, регистр 13 меток неисправных страниц, блок 14 управления, накопитель, 15 второго уровня и второй блок 16 синхрониЗации. На фиг,1 обозначены первый 17.и второй 18 входы .записи, адресные входи 19 и 20 устройства, управляющие входы 21.24 и выход 25,.третий 26 и четвертый 27 входы записи, информационные вход 28 и выход 29, вход 30 блокировки и установочный;эход 31 устройства, первый 32. и второй 33 управляющие входы второго регистра числа, выходы 34 йлаааих раэряаов регистра адреса, определяющие адрес слова страницы памяти, выходы 35 старших разрядов регистра адреса, определяющие страницу памяти, информационные выходы 36., вы; ходы 37 контрольных разрядов, информационные входы 38 и входы 39 конт- рольных разрядов иакоцителя первого уровня, выходи с первого по пятый40-44 и входы с первого по пятый 45-49 блока управления.Блок анализа обращений к памятисодержитфиг,21 счетчики 50- 50 п 1сигналов где п 1 - число страниц памяти1в накопителе первогоуровня, вторую . 551; 51 ш, третью 52, - 52 з, четвертую,53 53 ш н пятую 54, - 54 щ группы элементов И, первую 55- 55 ш, вторую56- 56 щ группы элементов ИЛИ, группуэлементов НЕ 57 - 57 я 1, элементы И-НЕ 1058 - 58, элемент ИЛИ 59 и элементНЕ 60.,На Фиг.1 и 2 обозначены входи.:61-63 и выходь 1 64-66 блока анализаобращений.к памяти.На фиг.З показаны первая 67 и15вторая 68 группы сумматоров помодулюдва.для случая, например, четырех 1.контрольных разрядов в накопителе пер. вого уровня. На. Фиг.1 и 3 обоэначейи"первые 69 и вторые 70 входы сувмато",ров по модулю два первой группы и въМходы 71 сумматоров по модулю два второй группы,Блок управления содержит (фиг.4элементы ИЛИ 72,73, элементы И 74 и75, триггеры 76.и 77, элементы 78 и79 задержки, элементы НЕ 80 й 81 и.элемент ЗИ-ИЛИ 82,Устройство работает следующим обйразом.При.обращении к устройству на .ЗМОды 24 и 21 фиг.1) блока 14 поступают соответственно сигналы фПускфм"Операция 1 ф (единичное значение соот-.ветствует операции записи, нулевое жсчитывания, в регистр 2 записывает:З 5ся адрес обращения, в регистр 34 в случае операции;. записи) - записываемое число. Сигналы фПуск 1",фОперация 1 ф через -вйходы 41 и 4 бблока 14.поступают через блок 16- . 40на. входы синхронизации накопителя .1 Б, производятзапуск блока 16, фОрмирующего сигналы управления накопителем 15. Код.стараих разрядов ад".:реса, определяющих страницу памяти, 45с выходов 35 регистра 2 поступает йапервые входы элементов И 6.В случае ббращения к страницепамяти, продублироваиной в накопите-.ле 1, на одном из выходов элементом . 5 рИ.6 возникает единичный сигнал сов- .падения адреса данной страницы с одним из адресов, зафиксированных ерегистрах 7. Единичный сигнал с одного из выходов элементов И 6 посту-,пает на соответствующий адресныйвход накопителя 1, одни из входов .Формирователя 11 и входы 61, блока12, с выхода 41 которого проходит навторой вход блока 14, где он разрешает прохождение сигнала "пуск 1 ф 6 Оиа выход 42 блока 5, на выход 43которого поступает сигнал "Операция 1"Производятся запуск блока 5, Формирующего сигналы управления накопителем 1. При выполнении операции65 считывания число с выходов Зб накопителя 1 поступает на входы регистра 4 и на выходы 36 блока 10, причем контрольные разряды числа преобразуются по определенному законусумматорами 9. Сигналом с выходаблока 5 производится опрос блока 10,В случае отсутствия ошибок в считан,ном слове сигналом с выхода 33 блока10, поступающим на вхрд блока 16 и,на вход 33 регистра 4, производится.сброс,и запись числа из накопителя15 в регистр 4. Сигнал "Обслужено 1 фс входа 47 блока 5 поступает на тре-.тий вход блока 14 и далее выдаетсяна выход 25 устройства, при этом триггер 76 находится в нулевом состоянии,на выходе элемента НЕ 81 присутствует единичный сигнал, При обнаруженииошибок в считанном слове сигналомс входа 48 блока 10 производитсяустановка триггера 76 в единичноесостояние, запрещающее выдачу сигнала "Обслужено 1". на выход 25. Поокончании операции считывания изнакопителя 1 Б сигналом с входа 32 бло.ка 16 производится запись считанного.слова в регистр 4. Сигнал "Обслуже-,но 2" поступает с входа 45 блока16 через первый .вход блока 14 элемент И 74, элемент ИЛИ 72, на выход42 и вход блока 5 и производит запуск его. Этот же сигнал через элемент И 74 блока 14 производит уста"новку в единичное состояние триггера77 и через элемент задержки 78 в нулевое состояние триггера 76. Единичный сигнал с выхода триггера 77 поступает на выход 44 коммутатора 8 иразрешает прохождение числа, считанного из накопителя 15,на входы 38накопителя 1, причем контрольныеразряды числа преобразуются поопределенному закону сумматорами 9.Этот же сигнал поступает на выход43 блока 5. Таким образом, число,считанное из накопителя 15, записы-,вается в накопитель 1. По окончанииоперации записи сигнал "Обслужено 1"из блока 14 выдается на выход 25,одновременно устанавливает в нулевоесостояние триггер 77. В случае обращения к устройству с операцией записив страницу памяти, продублированную в накопителе 1, операция вы- полняется в обоих накопителях 1 и 15Записываемое число на входы 39 нако;пителя 1 поступает с выходов регистра 3 через коммутатор 8, при этомтакже производится преобразованиеего контрольных разрядов в сумматорах 9. По окончании операции заиисив накопителе 15 сигнал "Обслужено 2"выдается на выход 25 устройства. Если обращение к устройству производится в страницу памяти, не продубли.рованную в накопителе 1, то операцияпроизводится только в накопителе 3 .5115 35 н по ее окончании на выход 25 выдает, ся сигнал "Обслужено 2".В устройстве предусмотрена возможность автоматической замены страниц памяти в накопителе 1 на основе.статистических данных о текущей частоте их использования. Заменой страниц памяти управляет блок 12. Рассмотрим процесс замещения страниц памяти. Пусть П; - статистический признак-й страницы памяти накопителя 1 О(где 1 =1,2,щ и Ф - число страницпамяти в накопителе 11, К; - кодуправления преобразованием контрольных разрядов числа при обращениик данной странице памяти.Каждой странице памяти в блоке12 соответствует один из счетчиков50 - 50 в, фиг.2) статистическогопризнака данной страницы. При обращении к 1 -й странице памяти единичный сигнал с соответствующего выходаэлементов И 6 через вход 61 блока12 поступает на первый вход соответствующего элемента И 52 и разрешаетпрохождение сигнала "Пуск 1" с выхода 41 на вход "Сложение" счетчика50 , в котором производится лодификация статистического признакаП:П;лК 1,Если признак П; имеет лаксимальноезначение, т.е. соответствующий счетчик 50 находится в единичном состоянии, то на третий вход соответствующего элемента И 52 е выхода элементаИ-НЕ 58 поступает нулевой потенциали модификация не производится.При обращении к странице памятине содержащейся в накопителе 1, навходе 61 блока 12 будут присутствовать только нулевые сигналы. Вследствие этого на вторые входы всех элементов И 51- 51 ш с выхода элемента 40НЕ 60 поступает единичнйй сигнал,который разрешает прохождение сигнала "Пуск 1" на входы "Вычитание"счетчиков 50, -50, в которых производится модификация статистическихприэнаковП.-П;+1.При этом если какой-либо из признаков П, =О, т.е,соответствующий из. счетчиков 50 находится в нулевом состоянии, то наПЕрвый вход элемента И 51; с выхода элемента ИЛИ 55; поступает нулевой сигнал и модификация признакаП;не.производится. Таким образом, нулевое значение, статистического признака свидетельствует о том, что час тота обращений к этой странице па,мяти стала меньше допустимой, следовательно, эту страницу памяти необходимо заменить, Единичный сигналс выхода соответствующего элементаНЕ 57 поступает на четвертый входэлемента Й 54 и разрешает прохождение сигнала ."Обслужено 2" со входа45 блока 12 через элемент И 54 и выход 65 на записи регистров 7. Приэтом в соответствующий регистр 7 65 производится запись адреса страницы памяти последнего обращения, поступающего с выходов 35 регистра 2. Сигнал с выхода элемента И 54 через элемент ИЛИ 56 поступает на вход "Установка 1" счетчика 50 и устанавливает максимальное значение статистического признака. Этот же сигнал через выходы 66 блока 12 поступает на вход формирователя 11 (Фиг,11, в котором производится модификация кода управления преобразованием 1 контрольных разрядов К= К +1, В дальнейшем прн обращении к этой странице памяти единичный сигнал с выхода соответствующего из элементов И 6 поступает на вход Формирователя 11 и разрешает прохождение кода К; с выхода формирователя 11 на вход 70 сумматоров 9, Максимально возможное число значений кода управления равно 2 ф, где 3 - число коытрольных разрядов в накопителе 1.Рассмотрим преобразование контрольных разрядов в сумматорах 9 для слу" чая четырех контрольных разрядов. Например, в накопителях 1 и 15 хранятся тридцатишестиразрядные числа с контрольным разрядом четности в каждом байте. Пусть, например, на управляющий вход 70 сумматоров 9 поступает код управления 1100, В этом случае первый и второй контрольные разряды чисел, записываемых в накопитель 1 и считываемых из него, будут инвертироваться в сумматорах 9, Единичное значение кода управ- ленияК;-.щаювидетельствует о том, что дальнейшая смена-ой страницы паМяти накопителя 1 без предварительного ее обнуления запрещена, так как при этом возможно нахождение в данной странице чисел, принадлежащих разным страницам памяти накопителя 1, но с контрольными разрядами, преобразованными по одному и тому же закону. Для этого нулевой сигнал с выхода формирователя 11 поступает на вход 62 блока 12, на второй вход соответствующего элемента И 54 и запрещает замену этой страницы памяти. Если кодМ;=вахдля всех страниц памяти, то для дальнейшей работы устройства с накопителем 1 необходимо произвести его обнуление, т.е. по всем адресам занести числа, контрольные разряды которых преобразованы в соответствии с кодом управления. В этом случае с выхода Формирователя 11 в систему выдается сигнал обнуления накопителя 1.Таким образом, запись адреса новой страницы памяти в регистр 7 возможна при нулевом значении статистического признака и немаксимальном значении кода управления. Однако может оказаться, что несколькосстраниц памяти удовлетворяют этим .условиям, например, страницы а номерами 1: г, п,р, где Ф ъГП ъ РПри этом запйсь адреса новой страни-, цы памяти производится в регистр 7 с максимальным из этих номеров, , 5 например с номером ПВ остальные регистры 7 запись блокируется подачей нулевого сигнала с выхода элемента ИЛИ 65 блока 12 на соответствующие входы элементов И 54 10 с номерами+1ып),Запись адресов страниц памяти в регистры 7 может, также осуществляться внешним образОм. В этом случае на вторые входы 20 по-. даются адреса страниц памяти, а на. 5 вход 26 - сигнал записи. Этот сигнал через элементы И 53 и выход 64 блока 12 поступает на входы записи регист" ров 7, В устройстве предусмотрена возможность замены неисправных стра-ниц памяти накопителя 15 страницами накопителя 1. Для этого перед нача-, лом работы устройства в регистры 7 заносятся адреса неисправных страниц памяти, а в соответствущие этим регистрам 7 разряды регистра 13 - нулевые метки. Нулевые сигналы с выходов регистра 13 через вход 63 блока,12 поступают на входы элементов И 53 и 54, блокируют сигналы записи адресов новых страниц памяти в регистры М 7, хранящие адреса неисправных страниц, Работа устройства при обращении к неисправным страницам памяти аналогична описанной. Обнуление накопителя 1 может быть организовано параллельно во всех страницах памяти и производится одновременно с обслуживанием обращений в накопителе 15, т,е. без приостановки работы устройства, что повьзаает быстродействие устройства. При этом единичный сигнал с второго входа 49 формирователя 11 поступает"на вход бло ка.14, который блокирует запуск блока 5 при поступлении в устройство сигналов обращений на обслуживание. Запуск блока 5 при поступлении обращений для его обнуления.осуществляется сигналами фПуск 2", "Операция 2 ф соответственно на вхо. ды 23 и 21 блока 14. По окончании обнуления на вход 31. формирователя 11 поступает сигнал, устанавливающий исходное нулевое состояние, при этом в устройстве возобновляется работа с накопителем 1.Технико-экономические преимущества предлагаемого устройства заклю- чаются в его более высоких. надежности и быстродействии по сравненню с известным.