Устройство для передачи и приема световых сигналов

Номер патента: 601692

Опубликовано: 05.04.1978

Авторы: Гут, Дунец, Колодчак, Овсяк

МПК: G06F 9/00

Метки: вычислительной, группой, накопителей, цифровой

...в регистр операндов 1 б, а кода операзий - в регистр кода 13, обращение за числовой информацией производится в соответ:твующий накопитель б по регистру операи.3. Вчов 1 б через буферный запоминающий бл клок. В тех случаях, когда операяд, считываемыйиз накопительного биоха б, необходимо использовать несколько раз в цепочке комаяд,то он заносится в буферный запоминающийблок 3, Первое считывание опер.аида произзодится из накопителя б, а последующие -пз буферного запоминающего блока 3 по сигналу сравнения адреса считывания с адресом, хранимь 1 м в буферном,запоминающемблоке 3. Если очередная команда предполагает запись результата предыдущей операциив накопитель б, то результат переписываетсяпо управляющему сигналу с узла формирова ния...

Номер патента: 1003287

Опубликовано: 07.03.1983

Авторы: Курило, Пискун, Чиженко

МПК: H02P 6/20

Метки: вентильной, постоянного, пуска

...после подачи напряжения на инвертор 4 тока при условии, если открыты два тиристора инвертора 4 тока - один в анодной, другой в катодной группе. Таким образом, если положение. неподвижного ротора двигателя характеризуется наличием сигналов на выходе двух чувствительных элементов датчика 2 положения ротора, например 2 Ъ и 2 с, старт инвертора 4 тока и трогание синхронного двигателя 1 происходит следующим образом. Сигналы датчика 2 положения ротора с выходов чувствительных элементов 2 Ь и 2 с поступают на входы каналов 3 Ь и Зс формирователя 3 импульсов. С других входов этих же чувствительных элементов 2 Ь и 2 с датчика 2 положения ротора также поступают сигналы на входы узла 8 идентификации зоны перекрытия, который Формирует...

Номер патента: 1048481

Опубликовано: 15.10.1983

Авторы: Горошков, Жабин, Корнейчук, Макаров, Раков, Тарасенко

МПК: G06F 17/10, G06F 7/544

Метки: вычисления, многочленов

...устройствадля получения степеней х аргументах дляумножения их на соответствующий коэффициент 0; Я.Однако табличная реализация умножения затруднена тем, что при разрядностиоперандов й ) 6 требуется большой обьемпостоянной памяти, равный 2 " И бит 6,В связи с этим применяют методы умножения с использованием таблиц логарифмов и антилогарифмов, а также (что более экономично) габлиц квадратов чисел,Во втором случае умножения чисел х иу осуществляется по формуле х =,("+ (х-я) г 1Однако в этом случае необходим большой объем постоянной памяти. Так, дляреализации одного умножения необходимо иметь два ПЗУ емкостью 2 + ии+4где п - разрядность операндов. Для построения табличного устройства, предназначенного для вычисления многочлена,например,...

Номер патента: 1327125

Опубликовано: 30.07.1987

Авторы: Алексеев, Мержанов, Раевский, Симашов, Ячкула

МПК: G06G 7/122

Метки: дискретного, задач, программирования, решения

...полученное на данном шаге решения, окажется меньше, чем ее максимальноезначение на предшествующих шагах решения, то группы триггеров 18, - 18и 19, - 19, находящиеся перед этимв единичном состоянии, переводятся внулевое и начинается новый шаг решении, Если значение целевой Функциииблока 10 приа.х.Ьф,1 = 1,п.11-1Блок 8 предназначен для вычисления значения целевой Функции на каждомБО шаге решения и подачи напряжения, пропорционального ему, на соответствующий вход блока 9. Блок 9 предназначен для подачи сигнала на соответствующий вход блока 1 О при значении целевой функции полученном на данном шаге решения, больше, чем максимальное ее значение,будет больше максимального ее значения, полученного на предшествующих шагах решения, то...

Номер патента: 1405063

Опубликовано: 23.06.1988

Авторы: Асцатуров, Василевский, Карпейчик, Мазикин, Пронин, Хамелянский

МПК: G06F 13/00

Метки: ввода, вывода, группой, данными, каналов, между, обмена, оперативной, памятью

...первым входом логических условий блока, единичный и нулевой выходы второго триггера являются выходами перезаписи блока,выход первого триггера соединен с вторым входом пятого элемента И, выход четвертого элемента И соединен с нуле вым входом тре тье го триггера, единичный вход которого соединен с выходом элемента ИЛИ,второй вход которого соединен с вторым входом второго элемента И и с выходом второго триггера, информационный вход которого соединен с выходом первого элемента И, второй вход которого соединен с единичным выходом первого триггера, нулевой вход которого соединен с выходом второго элемента И, второй вход которого соединен с единичным выходом первого триггера, нулевой вход которого соединен с выходом второго элемента И,...