Патенты с меткой «уравнения»

Номер патента: 1262521

Опубликовано: 07.10.1986

Авторы: Золотовский, Коробков

МПК: G06F 17/13

Метки: интегрирующей, лапласа, решения, структуры, уравнения, ячейка

...2, Интегрирование. При этом происходит интегрирование уравнений (4) в 25 интервале 0,1.1; Число шагов равно М = -- емкость счетчика, При дости 6 хжении границы 1 Ь-дх 1 состояние счетчика 14 равно (11110). Срабатываетз 0 дешифратор 12 и на его втором выходе появляется сигнал, который поступает на вход установки в единицу триггера 16. По сигналу с первого выхода дешифратора 15 триггер 16 переходит в единичное состояние, при этом разрешается работа умножителя 6, который формирует коррекцию начального значения. Одновременно разность с выхода вычитателя по сигналу с триггера 16 через элемент И 17 поступает на схему 19 сравнения, которая производит сравнение полученной разности с нулем. Если разность равна нулю, то на выходе схемы...

Номер патента: 1509932

Опубликовано: 23.09.1989

Авторы: Авгуль, Мищенко, Седухин, Семашко, Якуш

МПК: G06F 17/11, G06F 17/16

Метки: ах=в, вида, матричного, решения, уравнения

...(фиг. 1), .В. регистр 7 ОБ3 записывается элемент а,35На первом такте элемент а, и дополнительный разряд 1 подаются соответственно на 1-й и (1+1)-й. входы1 элемент а и дополнительно раз 112ряды О и О подаются соответственнона 1-й, (1+1)-й и (1+2)-й входы 1(Фиг, 1), В ОБ 3, в регистр 7 записывается элемент а 2. В ОБ 32, В регис тр 1 7 з аписыв ается элемент а 22 врегистр 18 - значение 1/а, в регистр 19 " значение а" ,=а, /а, .(фиг4).1На втором. такте элемент а и доЗполнительныи разряд 1 подаются соответственно на 1-й и (1+1)-й входы501 , элемент а и дополнительные раз 9ряды О и 1 подаются соответственнона 1-й (1+1)-й и (1+2)-й входы 1 е,элемент а н дополнительные разряды0 и .О подаются соответственно на1-й, (1+1)-й и (1+2)-й входы 1 ....

Номер патента: 1615737

Опубликовано: 23.12.1990

Авторы: Ганичев, Гуров, Демидов, Зельников

МПК: G06F 17/11

Метки: кеплера, решения, уравнения

...аномалиисоединен с адресным входом блока памяти, выход значения первой компоненты бифуркации которого соединен с входом вычитаемого сумматора-вычитателя.вход второго слагаемого и выход которого соединены соответственно с выхо.дом первого блока умножения и входомделимого блока деления, вход делителякоторого соединен с выходом блока вычитания, входы уменьшаемого и вычитаемого которого соединены соответствен-.но с входом логической единицы устройства и выходом второго блока умножения, вход первого сомножителя которого соединен с входом значения эксцентриситета орбиты устройства, выходызначений второй и третьей компонентбифуркации блока памяти соединены свходами вторых сомножителей соответственно первого и второго блоков умножения и...

Номер патента: 1651283

Опубликовано: 23.05.1991

Авторы: Абдусатаров, Акбаров, Верлань, Каримов, Комилов, Мансуров, Сагатов, Шакамалов

МПК: G06F 15/32, G06F 7/64

Метки: измерительного, интегрального, потока, преобразователя, решения, скорости, уравнения

...сумматор, первую группу элементов НЕ, блок синхронизации, причем выходы первого комбинационного сумматора соединены с входами первого сомножителя первого умножителя, о т л и ч а.ю щ е ес я тем, что, с целью повышения точности и быстродействия, в него введены с второго по восьмой умножителй, четыре блока деления, элемент ИЛИ, элемент И, две группы элементов ИЛИ, второй и третий комбинационные сумматоры, второй накопительный сумматор, три функциональных преобразователя, два блока сравнения, аналого-цифровой преобразователь, с третьего по шестой регистры, девять групп элементов И, с второй по шестую группы элементов НЕ и элемент НЕ, причем выходы первого регистра соединены с входами делителя первого блока деления, выходы которого...