Патенты с меткой «арифметических»

Номер патента: 1499351

Опубликовано: 07.08.1989

Авторы: Абаджян, Каграманов, Мовсесян, Оганесян, Топчян

МПК: G06F 11/10

Метки: арифметических, модулю, операций

...вычитания устройства осуществляется инвертирование второго операнда на сумматорах по модулю два группы 3. Одновременно первый коммутатор 8 инвертирует остаток по модулю три второго операнда.С помощью сумматора 7 по модулю дна на выходе 12 устройства формируется сигнал четности количества единиц в обоих операндах,Устройство позволяет .контролировать операции над двоичньии и дноично-десятич иьинчислами, задаваемьии в кодах 8, 4, 2 и 1 .формула изобретенияУстройство для контроля арифметических операций по модулю, содержащее дна дешифратора, десять элементов ИЛИ, сумматор по модулю два и сумматор по модулю три, причем группа информационных входов первого дешифратора является группой входов первого операнда устройства, группы выходов первого...

Номер патента: 1529236

Опубликовано: 15.12.1989

Автор: Михнов

МПК: G06F 13/00

Метки: арифметических, группой, процессора, процессоров, сопряжения, центрального

...В результате происходит блокировка памяти программ, При появлении сигнала Чт ЦПпс цепи 17 нашину 15 данных поступает код команды выхода иэ подпрограммыВВТ из многорежжшого буферного регистра 49, Этот регистр в устройствевключен таким образом, что при подаче сигнала на его .входы ВК и ВК свыхода снимается код, набранный наинформационных входах, В данном случае набран код, соответствующий команде КЕТ, Сброс команды КЕТ происходитпри исчезновении сигнала с выхода элемента ИЛИ 38, а сброс блокировки программной памяти - при появлении сигнала,ПЗх ЦП по цепи 16,Временная диаграмма (фиг.9) поясняет организацию аппаратного переходав программу, ЦП 1 выставляет единичный сигнал ПЗх ЦП по цепи 16 в начале тре 1 и тьего такта машинного цикла...

Номер патента: 1571798

Опубликовано: 15.06.1990

Автор: Курочкин

МПК: G06F 11/18, H05K 10/00

Метки: арифметических, исправления, мажоритарное, многовыходное, ошибок

...переносами из предыдущих разрядов, перед подачей сигналов на мажоритарный элемент 2, формируют сигналы коррекции при ошибке в данном разряде и передают сигнал коррекции, который поступил на вход узла 1, если выполняются условия этой передачи.Экономическая эффективность состоит в том, что введение в устройство мажоритарных элементов позволяет отказаться от независимых цепей коррекции (для ошибок типа +2 и ошибок типа -2) и, следовательно, значительно сократить количество используемых элементов.Формула изобретенияМноговыходное мажоритарное устройство для исправления арифметических ошибок, содержащее и ступеней коррекции, каждая из которых, состоит из трех узлов коррекции, информационные входы первых, вторых и третьих узлов коррекции всех...

Номер патента: 1702377

Опубликовано: 30.12.1991

Авторы: Петров, Пузанков, Шишкин, Шишкина

МПК: G06F 13/00

Метки: арифметических, группой, процессора, процессоров, сопряжения, центрального

...АП может быть выполнепрограммные модули оформляются в виде на одна из ее ОЭК, состоящая изподпрограмм, представляющих единый ме работоспособных функций как этого, так иханизм, которому передается управление других АП, Для реализации принципа функпрограммыи от которого возвращаетсяуп- ционального резервирования на основеравление программе. Кроме того, использо- ОЭК требуется для множества функций АПвание подпрограмм значительно сокращает построить множество их ОЭК и ввести вобьем программной памяти за счет обеспе- устройство сопряжения СП с группой АПчения возможности многократного обраще блок, осуществляющий при отказе какой-линия к однажды написанной и отлаженной бо функции АП поиск ее работоспособнойподпрограмме, нет необходимости...

Номер патента: 1737451

Опубликовано: 30.05.1992

Авторы: Лысиков, Яковлев

МПК: G06F 11/00

Метки: арифметических, блоков, логических

...кодов опе- занной и вычисленной четностейранда В. При выполнении операции счета В.- результата, поступающих с узлов 7 и 5 соот= 0 и С(В) =- О, 5 ветственно:Одновременно блок 2 кодирования по Ят - Ст"(й) 9 Ст(й),Хэммингу осуществляет кодирование ре- Сигналы Зт, 31, 82, Яз, в совокупностизультата й =.(г 1, гг;гз, г 4), который поступает. образуя полный синдром ошибки, поступапо входу 18 устройства в. соответствии со ют надешифраторы 10 и 11, Дешифратор 10следующей системой функций". 10 синдрома ошибки формирует сигналы локализации одиночной ошибки по следующимС 1(й) = г 1 9 гг г 4; . формулам (соответствующий индекс покаС 2(й) = г 1 9 ГЗ Ю г 4, зывает местоположение ошибочного битаСЗ(й) = ггагЗаг 4., кодового слов.а):15 е 1 = Ят...

Номер патента: 1742832

Опубликовано: 23.06.1992

Авторы: Водопьянов, Домрачев, Зайцев, Назарьян

МПК: G06F 11/00, G06F 15/38

Метки: арифметических, выражений, линейные, перевода, префиксные, регулярные, формы

...ЭВМ), операции (символ + )+) скобки. открывающиеФи закрывающие (символы ( ,символ О, обеспечивающий любую сте", пень разряжения пробелами исходного выражения. Совокупность всех входных символов, поступающих на вход входного регистра 1, и хранящихся в регистрах блока 5 памяти, не выходят за пре- делы допустимого в любой ЭВМ алфави" та. Это значит, что в состав блока памяти 5 входят стандартные 12-раз-, рядные реверсивные регистры 8 сдвига, Их количество определяется формулой преобразования, осуществляемого устройством:амЪ = (а+Ь)(аМЬ)и составляет 10 штук.1742832 81), после чего генерируется микрокоманда по информационному заполнениювыходного регистра 7., содержащаясовокупность микроопераций: У, УУО, У .После выполнения данноймикрокоманды...