Устройство для контроля арифметических операций по модулю

)4 С САНИЕ ИЗОБРЕТЕН СУДАРСТВЕННЫЙ НОМИТЕТО ИЗОБРЕТЕНИЯМ И ОТНРЦТИЯМРИ ГКНТ СССР АВТОРСИОМУ СВИДЕТЕЛЬСТ(56) Авторское свидетельство СССР 1072049, кл. С 06 Р 11/10, 1983.Авторское свидетельство СССР В 1285480, кл, С 06 Р 11/10, 1985. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ АРИФМЕ ТИЧЕСКИХ ОПЕРАЦИЙ ПО МОДУЛЮ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано при постро нии надежных цифровых блоков . Цель изобретения - расширение области применения устройства, Устройство Бюл, У 29 анов, С.С. Абаджян, Оганесян 2содержит дешифраторы 1, 2, группу 3 сумматоров по модулю три, блок 5 умножения по модулю три, сумматор 6 по модулю три, сумматор 7 по модулю два, коммутаторы 8, 9, элементы ИЛИ 15-24. Устройство позволяет формировать на выходе 13 устройства остаток по модулю три произведения, суммы и разности чисел, подаваемых на группы 10, 11 входов первого и второго операндов устройства. Управление режимом работы устройства осуществляется с помощью сигналов, поступающих на входы 4, 1 4 задания режимов вычитания и умножения устройства соответственно. На выходе 1 2 сигнала четности устройства формируется сигнал четности двух чисел .2 ил.3 1 499351Изобретение относится к автоматике и вычислительной технике иможет быть использовано при построении надежных цифровых блоковЦелью изобретения является рас 5ширение области применения устройстна.На фиг, 1 приведена функциональная схема устройства; на фиг . 2функциональная схема блока умножения по модулю три.Устройство содержит дешифраторы1 и 2, группу 3 сумматоров по модулю два, вход 4 задания режима вычитания устройстна, блок 5 умножения по модулю три, сумматор 6 по модулю три, сумматор 7 по модулю два,коммутаторы 8 и 9, группу 1 0 входовпервого операнда устройства, группу 2011 .входов второго операнда устройства, выход 1 2 сигнала четности устройства, выход 13 контрольных разрядовпо модулю три устройства, вход 14задания режима умножения устройства, 25элементы ИЛИ 15-24.Блок 5 умножения по модулю три(фиг. 2) содержит элементы И-ИЛИ25 и 26,Устройство работает следующим образом.Устройство работает в двух режимах: вычисление остатка по модулютри произведения двух чисел и вычисление остатка по модулю три суммы 35или разности двух чисел.Режимы работы устройства задаютсяс помощью сигналов на входах 4 и 14В режиме умножения на входы 4 и 1 4устройства подаются соответственно 40нулевой и единичный сигналы. В ре"жиме контроля вычитания на входы 4и 1 4 устройства подаются соответственно единичный и нулевой сигналы,а в режиме контроля сложения - нулевые сигналы.На элементах ИЛИ 15 и 16 собираются выходы первого дешифраторасоответствующие нечетным входньикодам с остатками по модулю три,ранньии единице и двум соответственно. На элементах ИЛИ 17 и 18 собираются выходы первого дешифратора 1,соответствующие четньи входньи кодам с весами по модулю три, Равньииединице и двум соответственно. По такому же правилу объединяются выходывторого дешифратора 2 на элементахИЛИ 20-23 . 4На выходах блока 5 умножения и сумматора 6 по модулю три формируются соответственно остатки по модулю три при умножении и сложении (вычитании) операндов, поступающих на группы 10 и 11 входов устройства.Второй коммутатор 9 пропускает на выход контрольных разрядов по модулю три устройства сигналы с выхода блока 5 умножения или сумматора 6 по модулю три в зависимости от значения сигнала на входе 14 задания режима умножения устройстваПри контроле операции вычитания с помощью единичного сигнала на входе 4 задания режима вычитания устройства осуществляется инвертирование второго операнда на сумматорах по модулю два группы 3. Одновременно первый коммутатор 8 инвертирует остаток по модулю три второго операнда.С помощью сумматора 7 по модулю дна на выходе 12 устройства формируется сигнал четности количества единиц в обоих операндах,Устройство позволяет .контролировать операции над двоичньии и дноично-десятич иьинчислами, задаваемьии в кодах 8, 4, 2 и 1 .формула изобретенияУстройство для контроля арифметических операций по модулю, содержащее дна дешифратора, десять элементов ИЛИ, сумматор по модулю два и сумматор по модулю три, причем группа информационных входов первого дешифратора является группой входов первого операнда устройства, группы выходов первого дешифратора, соответствующих нечетным кодам на его информационных входах группы, имеющим остаток по модулю три, равный единице, и остаток по модулю три, равный двум, соединены с группами входов первого и второго элементов ИЛИ соответственно, группы ныходон первого дешифратора, соответствующих четньи кодам на его информационных входах группы, имеющим остаток по модулю три, равный единице, и остаток по модулю три, равный двум, соединены с группами входов третьего и четвертого элементов ИЛИ соответственно, выход первого элемента ИЛИ соединен с входом третьего элемента ИЛИ и первьи входом пятого элемента ИЛИ, выход второго элемента ИЛИ сое 14динен с входом четвертого элемента ИЛИ и вторьм. входом пятого элемента ИЛИ, выход которого соединен с первьм входом сумматора по модулю два, выходы третьего и четвертого элементов ИЛИ соединены с соответствующими входами первой группы сумматора по модулю три, группы выходов второго дешифратора, соответствующих нечетньм кодам на его информационных входах группы, имеющим остаток по модулю три, равный единице, и остаток по модулю три, равный двум, соединены с группами входов шестого и седьмого элементов ИЛИ соответственно, группы выходов второго дешифратора, соответствующих четньм кодам на его информационных входах группы, имеющим остаток по модулю три, равный единице, и остаток по модулю три, равный двум, соединены с группами входов восьмого и девятого элементов ИЛИ соответственно, выход шестого элемента ИЛИ соединен с соответствующим входом восьмого элемента ИЛИ и первьм входом десятого элемента ИЛИ, выход седьмого элемента ИЛИ соеди- нен с соответствующим входом девятого элемента ИЛИ и вторьм входом десятого элемента ИЛИ, выход которого соединен с вторьм входом сумматора . по модулю два, о т л и ч а ю щ е ес я тем, что, с целью расширения области применения устройства, в него введены группа сумматоров по модулю два, блок умножения по модулютри и два коммутатора, причем 99351 6первые входы сумматоров по модулюдва группы образуют группу входоввторого операнда устройства, выходысумматоров по модулю два группы соединены с группой информационныхвходов второго дешифратора, выходытретьего и четвертого элементов ИЛИсоединены с первой группой информационных входов блока умножения помодулю три, выходы восьмого и девятого элементов ИЛИ соединены соответственно с первьм и вторым информационными входами первой группы пер вого коммутатора, выходы девятого ивосьмого элементов ИЛИ соединенысоответственно с первым и вторьминформационными входами второй группы первого коммутатора, группа выхо О дов которого соединена с второй группой входов сумматора по модулю трии с второй группой информационныхвходов блока умножения по модулю три,выходы блока умножения по модулю 25 три и сумматора по модулю три соединены соответственно с первьм и вторьм информационными входами второгокоммутатора, выход которого является выходом контрольных разрядов по 30 модулю три устройства, выход сумматора по модулю два является выходомсигнала четности устройства, управляющий вход первого коммутатора подключены к входу задания режима вычиЗ 5 тания устройства, управляющий входвторого коммутатора подключен к входузадания режима умножения устройства..1499351 Составитель В. Гречнев Техред М,Ходанич Корректор М.Шароши актор В. Петра аказ 4695/48 Тирах 668 Подписное ИИИПИ Государственного комитета о изобретениям и открыт113035, Москва, Ж"35, Раущская наб., д. 4 ри ГКНТ СССР изводственно-полиграфическое предприятие, г. Ухгород, ул. Проектная, 4