Функциональный генератор

(51)ж. кл. с присоелинением заявки М С 06 С 7/26 С 06 Г 1/02 зоеударствеиный комитет СССР во делам изобретений и открытий(72) Авторы изобретения Н. Каз ов и А,Н. Кре 71) Заявител лавский государственный унив ЙУНКЦИОНАЛЬНЫГ 1 ГЕНЕРАТО кции вида изменения к автомат иосвягенес/с,е иие и ий 5 для олуцеаниченнь й г ль в оератор,менныхь имблок ия линеиныхкоэффициен 15 ния, огоальны правл о-ана маторы,гратор Изобретение относится ке., вычислительной техни зи .и может найти примене.рировании аналоговых Фу используемых, в цастнос ния радиоимпульсов с ог спектром. Известен Функционвль содержащий преобразоват инетрвалов в последоват пульсов, реверсивныц сч памяти, блок декодирова участков и блок весовых тов 11,Известен также функц нератор, содержащий бло счетчик, блок памяти, ц вые преобразователи, су равляемый инвертор, инт компараторы 1 2 3Недостатком известных генераторов является сложность технической реализации при повышенных требованиях к точности воспроизведения фун51 п с/ в широком диапазонеаргумента.Наиболее близким к предлагаемому является функциональный генератор, содержащий цицеро-аналоговый преобразователь, блок памяти, элементы И и дешипратор, подключенный первый вых дом к первому управляющему входу коммутатора, первый и второй выходы. которого соединены соответственно с суммирующим и вычитающим входами реверсивного счетчика, подключенного выходами к первой группе входов блока сравнения кодов, соединенного выходами с первым входом первого элемента И, второй вход которого подключен к третьему выходу коммутатора, соединенного вторым управляющим входом с вторым выходом дешийратора, сигнальным входом - с выходом управляемого делителя частоты, а четвертым выходом - с пер" вым входом второго элемента И, подключенного вторым входом к выходу блока96299сравнения кодов, соединенного второйгруппой входов с первой группой врходов блока памяти, подключенного адресными входами к выходам кольцевого ре"версивного распределителя, входы которого соединены с выходами элементов И, причем вторая группа выходовблока памяти подключена к управляющимвходам управляемого делителя частоты,а выходы реверсивного счетчика под- Оключены к входам упорно-аналоговогопреобразователя, выход которого является выходом функционального генератора, причем коммутатор содержит дваЭлемента И и триггер, установочный 15и обнуляющий входы которого являютсясоответственно первым и вторым управляющими входами коммутатора, а прямойи инверсный выходы подключены к первым входам первого и второго элемен - 20тов И, выходы которых являются первыми вторым выходами коммутатора, а вто-рые входы объединены и являются сигнальным входом коммутатора, причемпрямой и инверсный выходы триггера 25являются третьим и четвертым выходами коммутатора3,Недостатком данного генератораявляется ограниченная область изменения аргумента при воспроизведении З 0фуйкции з 1 п 1/1. Цель изобретения - расширение обпасти изменения аргумента.С этой целью в функциональный генератор, содержащий циро-аналоговый преобразователь, блок памяти, элементы И и дешифратор, подключенный первым выходом к первому управляющему входу коммутатора, первый и второй40 выходы которого соединены соответствено с суммирующим и вычитающим входами реверсивного счетчика, подключенного выходами к первой группе входов блока сравнения кодов, .соединенного выходом с первым входом первого эле 45 мента И, вторрй вход которого подключен к третьему выходу коммутатора, дополнительно введены цифро-аналоговый преобразователь, блок памяти, реверсивный счетчик, коммутаторсумматор, временной селектор, элемент ИЛИ, выходной множительный блок и преобразователь временных интервалов в последовательность импульсов, соединенный опорным входом с шиной опорной цасто ты, входом запуска - с шиной "Пуск", установочными входами основного и дополнительного реверсивных счетчиков,7 4первым входом временного селекторз, вторым управляющим входом основного коммутатора и с первым управляющим входом дополнительного коммутатора и входом останова - с выходом первого элемента И, а выходом - с сигнальным входом дополнительного коммутатора, подключенного первым и вторым выхода ми соответственно .к суммирующему и вычитающему входам дополнительного реверсивного счетчика, соединенного выходами с входами дешифратора и с группой входов сумматора, подключенного входом к первому выходу временного селектора, а выходами - к входам дополнительного блока памяти, выходы которого через дополнительный цифроаналоговый преобразователь соединены с первым входом выходного множительного блока, подключенного вторым входом к выходу основного цифро-аналогового преобразователя, соединенного входами с выходами основного блока памяти,подключенного входами к выходам основного реверсивного счетчика и к группе входов временного селектора, соединенного вторым входом с вторым выходом дешифратора и. с вторым управляющим входом дополнительного коммутатора, а вторым выходом - с первым входом второго элемента И, подключенного вторым входом к третьему выходу де.- шифратора, а выходом - к первому входу.элемента ИЛИ, соединенного вторым входом с первым выходом деширатора,а выходом - с третьим управляющим входом дополнительного коммутатора, причем четвертый выход дешйфратора подключен к сигнальному входу основного коммутатора и к третьему входу первого элемента И, а вторая группа входов блока сравнения кодов соединена с установочными входами разрядов основного реверсивного счетчика и с шиной ввода кода области задания функции.Временной селектор содержит дешифратор, элемент И и триггер, прямой и инверсный выходы которого являются первым и вторым выходами временного селектора, а счетный вход подключен к выходу элемента И, соединенного первым входом с выходом дешифратора, входы которого являются группой входов временного селектора, а вход обнуления триггера и второй вход элемента И являются соответственно первым и вторым входами временного селектора.Кроме того, .дополнительный коммутатор содержит два элемента И и триггер.,5 96299установочный, счетный и обнуляющийвходы которого являются соответственно первым вторым и третьим управляющими входами дополнительного коммутатора, а прямой и инверсный выходы под-клюцены к первый входам соответственно первого и второго элементов И,выходы которых являются первым и вторым выходами дополнительного коммутатора, а вторые входы объединены и яв-Оляются сигнальным входом дополнительного коммутатора,На Фиг. 1 дана блок-схема Функционального генератора; на Фиг, 2-1 -граФики, поясняющие его принцип дейст вия.Функциональный генератор (Фиг.содержит дешиФратор 1, подключенныйпервым выходом к первому управляющему .входу основного коммутатора 2, первый 20и второй выходы которого соединенысоответственно с суммирующим и вычитающим входами основного реверсивногосчетчика 3. Счетчик 3 подключен выходами к первой группе входов блока 1 25сравнения кодов, соединенного выходомс первым входом первого элемента И 5,второй вход которого подключен к третьему выходу коммутатора 2. Преобразователь 6 временных интервалов в по- ЭОследовательность импульсов соединенопорным входом с шиной 7 опорной частоты, входом запуска - с шиной 8"Пуск", установочными входами основного и дополнительного реверсивныхсчетчиков 3 и 9, первым входом временного селектора 1 О, вторым управляющим входом коммутатора 2 и с первымуправляющим входом дополнительногокоммутатора 11, входом останова - с 4 овыходом элемента И 5, а выходом - ссигнальным входом. коммутатора 11. Коммутатор 11 подключен первым и вторымвыходами соответственно к суммирующе-.му и вычитающему входу дополнительно-го реверсивного счетчика 9, соединенного выходами с входами дешиФратора 1и с группой входов сумматора 12.Сумматор 12 подключен входом кпервому выходу временного селектора 10, . Оа выходами - к входам дополнительного блока 13 памяти. Выходы блока 13через дополнительный цийро-аналоговыйпреобразователь 11 соединены .с первымвходом выходного множительного блока 15, Блок 15 подключен вторым вхоИдом к выходу основного циФро-аналогового преобразователя 16, соединенноговходами с выходами, основного блока 17 7 6памяти. Блок 17. подключен входами к выходам реверсивного счетчика 3 и к группе входов временного селектора 10, соединенного вторым входом с вторым выходом дешибратора 1 и с вторым управляющим входом коммутатора 11 а вторым выходом - с первым входом втс рого элемента И 18, Злемент И 18 подключен вторым входом к третьему выходу дешийратора 1, а выходом - к первому входу элемента ИЛИ .19, соеди ненного вторым входом с первым выходом дешийратора а выходом - с третьим управляющим входом коммутатора. 11. Четвертый выход деширатора 1 подключен к сигнальному входу коммутатора 2 и к третьему входуэлемента И 5. Вторая группа входов блока 1 сравнения кодов соединена с установочными входами разрядов реверсивного счетчика 3 и с шиной 20 ввода. кода области задания Функции.Временной селектор 10 может быть выполнен, например, на дешиФратора 21, элементе И 22 и триггере 23, прямой и инверсный выходы которого являются первым и вторым выходами селектора 10, а счетный вход подключен к выходу элемента И 22, соединенного первым вхором с выходом дешийратора 21. Входы дешибратора 21 являются группой входов селектора 10, а вход обнуления триггера 23 и второй вход элемента И 22 являются соответственно первым и вторым входами селектора 1 О.Коммутатор 2 может быть выполнен на двух элементах И 21 и 25 и триггере 26, установочный и обнуляющий входы которого являются первым и вторым управляющими входами коммутатора 2, а прямой и инверсный выходы подключены к первым входам соответственно первого и второго элементов И 2 М и 25. Выходы элементов И 21 и 25 являются первым и вторым выходами коммутатора 2, а вторые входы элементов И 211 и 25 объединены и являются сигнальным входом коммутатора 2, третьим выходом которого является прямой выход триггера 26.Коммутатор 11 может быть также выполнен на двух элементах И 27 и 28 и триггере 29, установочный, счетный и обнуляющий входы которого являются соответсвенно первым, вторым, и третьим управляющими входами коммутатора 11, а прямой и инверсный выходы подключены к первым входам элементов И 27 и 28. Выходы элементов И 277 9629и 28 являются первым и вторым выходами коммутатора 11, а вторые входы элементов И 27 и 28 обьединены и являются сигнальным входом коммутатора 11,Преобразователь 6 временных интервалов в последовательность импульсов может быть выполнен на триггере 30и элементе И 31, первый вход и выходкоторого являются соответственноопорным входом и выходом преобразова теля 6, а второй вход элемента И 31подключен к выходу триггера 30, установочный и обнуляющий входы которого являются соответственно входами запуска и останова преобразователя 6. 5Преобразователь 6 служит для преобразования интервалов времени, определяющих состояние триггера 30, в поспедовательность тактовых импульсовопорной частоты, поступающих на преоб 0разователь 6 с шины 7. Коммутаторы 2и 11 предназначены для управлениярежимами работы реверсивных счетчиков 3 и 9. Временной селектор 10 служит для определения временного интер%цала, соответствующего длительностиглавного лепестка Функции ви й/С.Общий принцип действия Функционального генератора основан на Формированиидвух независимых функций 51 пй и 1/1 30с некоторыми дополнениями и в последующем их перемножении, Коммутатор 11,счетчик 9, блок 13 памяти и преобразователь 14 выполняют главную роль фор 1мирования функции зи В, а коммутатор 2, счетчик 3, блок 17 памяти ипреобразователь 16 выполняют главнуюроль Формирования функции 1/1,На фиг. 2 изображен общий вид син-. тезируемого сигнала. Сигнал Формируется по частям, при этом на выходе преобразователя 14 Формируется сигнал вида Фиг, 3, а на выходе преобразования 16 - сигнал вида фиг. 4, Как сле"45 дует из граФиков (фиг,3), на интервале О -д синтезируется функция вида ы и с, а на интервале д - 0 - вида 5 п 1/Ф (главный лепесток), при этом последовательность значений Функции50 51 п й на интервале Ъ - с записывается в двоичном коде в первые К ячейки блока 13 памяти, а последовательность значений Функции 5 пи/1 на интервале д записывается в двоичном коде в последующие 3 К/2 ячеики блока 13 па 55 мяти, Огибающая сигнала, изобраиенно го нэ Фиг, 4, на интервале 1- ц прдставляет собой функцию 1/ , э нэ ин 97 8тервэлес 3 -О имеет постоянно значение, так как на этом интервале в сигнале (фиг, 3) Формируется непосредственно функция вида 51 пС/1, Поэтомув ячейках блока 17 памяти (и - емкость блока 17) записывается последовательность значений Функции 1/Ф, заисключением нулевой и первой ячеек,в которые записано максимально возможное значение, Следует отметить,что у функции ( Фиг. 4), аппроксимирующей 1/, скачки осуществляются в моменты, соответствующие переходам через нуль Функции, изображенной наФиг. 3, что позволяет уменьшить иска.жения и повысить точность Формирования 51 п 1/С,функциональный генератор работает следующим образом.Стартовый импульс с шины 8 поступает на установочный вход счетчика 3, осуществляя запись в разряды счетчика 3 кода области задания функции с шины 20, соответствующего количеству Формируемых боковых лепестков на периоде выходного сигнала Функционального генератора (количество боковых лепестков четное), Этот же стартовый импульс устанавливает триггер 26 коммутатора 2 и триггер 23 селектора 10 в нулевое состояние, а триггер 29 коммутатора 11 и триггер 30 преобразователя 6 - в единичное состояние и осуществляет установку счетчика 9 в исходное состояние, равное К/2 (К - количество ячеек блока 13 памяти, в которые записана Функция 51 пг). При этом триггер 30 открывает эле-. мент И 31 и разрешает прохождение импульсов, опорной частоты с шины 7 через преобразователь 6 и коммутатор 11 на суммирующий вход счетчика 9.1Последовательное накопление кода в счетчике 9 вызывает последовательный опрос ячеек блока 13 памяти (выходной код сумматора 12 соответствует коду, поступающему на группу его входов, так как на входе сумматора 12, соединенном с выходом селектора 10, присутствует нулевой потенциал). Когда на выходе счетчика 9 будет сформирован код, соответствующий адресу (К) -ой ячейки блока 13 памяти, на третьем выходе дешифратора 1 появляется импульс, который через элемент И 18, на втором входе которого имеется единичный сигнал с второго выхода гелектора 10, и элемент ИПИ 19 переП 9629 клн 1 цает триггер 9 коммутатораВследствие этого импульсы опорной частоты начинают поступать на вычитающий вход счетчика 9, Код адреса на выходе счетчика 9 начинает последователь 5 но уменьшаться, цто приводит к последовательному опросу ячеек блока 13 памяти в .обратном направлении. При нулевом состоянии счетчика 9, соответствующем адресу нулевой яцейки 1 о блока 13 памяти, на втором выходе дешифратора 1 появляется импульс, который перекпючает триггер 29 в единичное состояние, и весь цикл работы повторяется, Цифровая информация о 15 значении сигнала считывается с последовательно опрашиваемых в прямом и обратном направлении яцеек блока 13 памяти и затем с помощью преобразователя 14 преобразуется в аналоговый 20 сигнал. Одновременно с этим сигналом на выходе преобразователя 16 Формируется сигнал, изображенный на Фиг. 4. Формирование данного сигнала осуществляется следующим образом, При переходе счетчика 9 через ( К/2-1)-ое состояние на четвертом выходе дешифратора 1 образуется импульс, поступающий на зо сигнальный вход коммутатора 2. Так как стартовый импульс с шины 8 установил триггер 26 коммутатора 2 в нулевое состояние, то импульс с четвертого выхода дешифратора 1 поступает на выцитающий вход счетчика 3, на выходе которого адресный код уменьшится на единицу. Следовательно, изменится и номер опрашиваемой ячейки блока 17 памяти, а значит и двоичная информа в ция на выходе блока 17, которая с помощью преобразователя 16 преобразуется в. аналоговый сигнал. Последующие импульсы с четвертого выхода дешифратора 1 будут также уменьшать адресный код счетцика 3, что приводит к последовательному опросу ячеек блока 17 памяти и т.д. Аналоговый сигнал на выходе преобразователя 16 будет нарастать до тех пор,. пока очередной50 импульс с четвертого выхода дешифратора 1 не переведет счетчик 3 в единичное состояние, При этом на выходе дешифратора 21 селектора 10 образуется единичный сигнал, поступающий на элемент И 22 селектора 1 О. Через некоторое время (соответствующее на Фиг,3 тоцк 4) при очередном обнулении счетчика 9 импупьс со второго выхода 97 1 Одешифратора 1 через элемент И 22 селектора 10 переключит три г гер3этого селектора в единичное состояние,При этом единичный сигнал с первоговыхода селектора 10 поступит на сумматор 12, на вход его (1+1)-го двоичного разряда (1 =1 оП 1), Это объясняется тем, что точка Д ( Фиг. 3 )соответствует переходу на Формирование главного лепестка выходного сигнала генератора, а (как указывалось выше) последовательность значений сигнала на интервале д- О записана вячейки блока 13 памяти с номерами отК-ой до (5 К/2-1)-ой при длине последовательности в 3/2 К. Временной селектор 10 позволяет, не меняя режимаработы счетчика 9, автоматически перейти на считывание ячеек блока 13памяти, начиная с К-ой ячейки, Единственное отличие в работе счетчика 9состоит н том, что его максимальноесостояние при этом не (,К)-ое, какбыло при Формировании боковых лепестков Функции, а(3 К/2-1)-ое Это достигается следующим образом, После того как триггер 23 селектора 10 перейдет в единичное состояние, нулевой сигнал с его инверсного выхода запретит прохождение очередного импульса с третьего выхода дешифратора 1 через элемент И 18. При этом счетчик 9 будет продолжать работать в режиме суммирования, пока не достигнет (3 К/2-1)-го состояния ( точка 0 на Фиг. 3), Тогда на первом выходе дешифратора 1 появится импульс, который через элемент ИЛИ 19 переключит триггер 29 коммутатора 11, переводя счетчик 9 в режим вычитания. Этот же импульс переведет триггер 26 коммутатора 2 в единичное состояние и счетчик 3 начнет работать в режиме суммирования, Момент о на фиг. 2-4 соответствует оси симметрии Формируемого сигнала (для иллюстрации на фиг. 4 проставлены номера состояний сцетцика 3 у, При Формировании правой части относительно оси симметрии выходного сигнала первый импульс с чет" вертого выхода дешийратора 1, соответствующий( К/2-1) -ому состоянию счетчика 9, переведет счетчик 3 в единичное состояние. При этом на выходе дешифатора 21 селектора 10 образуется единичный уровень, который позаолит очередному импульсу со второго выхода дешифратора 1соответствующего нуФормула изобретения 55 11 9629 левому состоянию счетчика Ч ) через элемент И 22 селектора 10 переключить триггер 23 этого селектора в нулевое состояние. Тогда с (1+1) -го разряда сумматора 12 снимется единичный сигнал и генератор перейдет к Формированию боковых лепестков. С увеличением кода счетчика 3 номера опрашиваемых ячеек блока 17 памяти будут расти, а аналоговый сигнал на выходе преобра Озователя 16 - уменьшаться по закону 1/1 до, момента времени, когда произойдет совпадение текущего кода счетчика 3 с кодом области задания, поступающим на блок 4 сравнения ко дов с шины 20. При этом единичный уровень с выхода блока 4 поступает на первый вход элемента И 5, на втором входе которого присутствует единичный сигнал с третьего выхода ком мутатора 2. Тогда при появлении импульса на четвертом выходе дешифратора 1 этот импульс проходит через элемент И 5 и поступает на вход останова преобразователя 6, запрещая про хождение импульсов опорной частоты на счетчик 9. Этот момент соответст-, вует окончанию текущего периода Формирования сигнала з 1 пс/с, который образуется перемножением в блоке 15, з аналоговых сигналов, поступающих на его входы с преобразователей 4 и 16 1 при реализации функционального гене-. ратора множительный блок 15 может быть выполнен совместно с одним из преобразователей 14 или 16 в виде цифро-аналогового множительного блока).Сравнение предлагаемого генератора с известным показывает, что предлагаемый генератор позволлет расширить область изменения аргумента при воспроизведении функции з 1 п 1/й за счет . формирования боковых лепестков 1 в известном возможно воспроизведение только главного лепестка), причем коли чествовоспроизводимых боковых лепест- ков может регулироваться. Указанные обстоятельства и определяют техникоэкономическую эффективность возможного применения функционального генера" тора. 1, Функционапьный генератор, содержащий цифро-аналоговый преобразователь, блок памяти, элементы И и дешифратор, подключенный первым выхо 97 12ом к первому управляющему входу комутатора, первый и второй выходы которого соединены соответственно с суммируоцим и вычитающим входами реверсивного счетчика, подключенного выходами к первой группе входов блока сравнения кодов, соединенного выходом с первым входом первого элемента И, второй вход которого подключен к третьему выходу коммутатора, о т - л и ч а ю щ и й с я тем, что, с целью расширения области изменения аргумента, в него дополнительно введены цифро-аналоговый преобразователь, блок памяти, реверсивный счетчик, коммутатор, сумматор, временной селектор, элемент ИЛИ, выходной множительный блок и преобразователь временных интервалов в последовательность импульсов, соединенный опорным входом с шиной опорной частоты, входом запуска - с шиной "Пуск", установочными входами основного и дополнительного реверсивных счетчиков, первым входом временного селектора, вторым управляющим входом основного коммутатора и с первым управляющим входом дополнительного коммутатора, входом останова - с выходом первого элемента И, а выходом - с сигнальным входом дополнительного коммутатора, подклюценного первым и вторым выходами соответственно к суммирующему и вычитающему входам дополнительного реверсив. ного счетчика, соединенного выходами с входами дешифратора и с группой входов сумматора, подключенного входом к первому выходу временного селектора, а выходами - к входам дополнительного блока памяти, выходы которого через дополнительный цифроаналоговый преобразователь соединены с первым входом выходного множительного блока, подключенного вторым входом к выходу основного цифро-аналогового преобразователя, соединенного входами с выходами основного блока памяти, подключенного входами к выходам основного реверсивного счетчика и к группе входов временного селектора, соединенного вторым входом с вторым выходом дешифратора и с вторым управляющим входом дополнительного коммутатора, а вторым выходом - с первым входом второго элемента И, подключенного вторым входом к третьему выходу дешифратора, а выходом - к первому входу элемента ИЛИ, соединенного вторым входом с первым выходом13 96299 дешиФратора, а выходом - с третьим управляющим входом дополнительного коммутатора, причем четвертый выход дешиФратора подключен к сигнальному входу основного коммутатора и к тре 1 тьему входу первого элемента И, а вторая группа входов блока сравнения кодов соединена с установочными входами разрядов основного. реверсивного счетчика и с шиной ввода кода области 10 задания Функции.2. Генератор по и. 1, о т л и ч а ющ и Й с я тем, цто временной селектор содержит дешифратор, элемент И и триггер, прямой и инверсный выходы которо.5 го являются первым и вторым выходами временного селектора, а счетный вход подключен к выходу элемента И, соеди" ненного первым входом с выходом дешиФ- ратора, входы которого являются груп" 20 пой входов временного селектора, а вход обнуления триггера и второй вход элемента И являются соответственно первым и вторым входами временногоселектора. 25 7 143, Генератор по и. 1, о т л и ц аю щ и й с я тем, что дополнительный коммутатор содержит два элемента И и триггер, установочный, счетный и обнуляющий входы которого являются со" ответственно первым, вторым и третьим управляющими входами дополнительного коммутатора, а прямой и инверсный выходы подключены к первым входам со" ответственно первого и второго элементов И, выходы которых являются первым и вторым выходами дополнительного коммутатора, а вторые входы объединены и являются сигнальным входом дополнительного коммутатора. Источники инФормациипринятые во внимание при экспертизе1. Авторское свидетельство СССРЮ 451989, кл, С 06 Г 1/02, 1973,2. Авторское свидетельство СССРй 72 Г 542, кл. С 06 С 7/26, 19773. Авторское свидетельство СССРй 389519, кл. С 06 0 7/26, 1971Составитель И. 1.)еминоваЮ. Ковач Тех е А, Бабинец Корректор Н. Буря 3 ь ь 3 дФилиал ППП ффПатентф, г, Ужгород, ул, Проектная, Й р р О 517/72 Тираж 731 ВНИИПИ Государственного к по делам изобретений и 11 35 Иосква. Ж Ра шскПодписноемитета СССРоткрытийя наб 8. "/5