Устройство для моделирования дифференциальных уравнений

(5)5 6 Р 15 8 л ч 2 САНИЕ ИЗОБРЕТЕНИ ашинных затрат, ной схемой вытого, иэ-за струк- обусловленных устройство не моьную матрицу лио уравнения. ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР СКОМУ СВИДЕТЕЛЬСТВУ(56) Авторское свидетельство СССР М 1290347, кл. 6 06 Е 15/32, 1983.Авторское свидетельство СССР по заявке М 4653473/24, кл, 6 06 Р 15/328, 12.09.89.(54) УСТРОЙСТВО ДЛЯ МОДЕЛИРОВАНИЯ ДИФФЕРЕНЦИАЛЪНЫХ УРАВНЕНИЙ (57) Изобретение относится к вычислительной технике и может быть использовано при построении аналого-цифровых интегрирующих машин и специализированных процес Изобретение относится к вычислительной технике и может быть использовано при построении аналого-цифровых интегрирующих машин и специализированных процессов, предназначенных для решения систем дифференциальных уравнений,Известно устройство для решения диф- ференциальных уравнений по неявной схеме переменных направлений, содержащее. матрицу размером Кх арифметических блоков, блок синхронизации. При работе устройства происходит аппаратная реализация неявной схемы переменных направлений Писмана-Ракфорда. Вычисление каждой итерации выполняется параллельно для всех значений в соответгтвующих арифметических блоках матрицы и сводится к решению системы алгебраических уравнений с трехдиагональной матрицей, Это устсов, предназначенных для решений систем дифференциальных уравнений. Целью изобретения является расширение функциональных возможностей за счет решения неоднородной системы дифференциальных уравнений с переменными коэффициентами и формирования найденного решения в виде непрерывной функции времени. Достижение положительного эффекта основано на свойствах непрерывности параболических сплайнов и их первой производной, что позволяет получать глобальное приближенное решение, определенное на всем отрезке времени, 2 ил. ройство требует больших м обусловленных итерацион числения функции, Кроме турных ограничений, алгоритмом вычисления, это жет определять фундаментал нейного дифференциальног Известно устройство для решения систем линейных дифференциальных уравнений, содержащее и блоков памяти, и блоков сдвига, и сумматоров, и накапливающих сумматоров, блок управления, счетчик, группы элементов О, регистр, коммутатор, блок анализа, элемент ИЛИ, п кодирующих элементов. Устройство предназначено для решения систем линейных дифференциальных уравнений с постоянными коэффициентами видау 1-Ау+ В у(0)=уо10 где А и В - матрица и вектор коэффициентов соответственно.На каждом шаге интегрирования в данном устройстве находится первое приближение к решению по интерполяционной формуле и, чтобы удовлетворить заданной точности, производится уточнение решения по интерполяционной формуле, причем остаток округления используется на следующей итерации вычислений по интерполяционной формуле,Это устройство требует больших машинных затрат, обусловленных интерполя, ционной схемой вычисления, причем повышение точности вычислений требует еще больших машинных и временных затрат. Данное устройство в силу предложенного алгоритма вычислений не позволяет решать систему дифференциальных уравнений с переменными параметрами и находить фундаментальное решение системы уравнений.Наиболее близким по технической сущности к изобретению является устройство .для решения систем дифференциальных уравнений, содержащее три блока постоянной памяти, три блока памяти, два умножителя, сумматор, и синхрогенератор. Данное устройство осуществляет нахождение фундаментального решения системы уравнений с переменными коэффициентами.Однако в силу предложенного итеративного алгоритма вычислений данное устройство требует больших вычислительных затрат. Кроме того, оно не позволяет решать неоднородную систему уравнений с переменными коэффициентами и формировать найденное решение в виде непрерывной функции времени.Цель изобретения - расширение функциональных возможностей за счет решения неоднородной системы дифференциальных уравнений с переменными коэффициентами и формирования найденного решения в виде непрерывной функции времени.Указанная цель достигается тем, что в устройство, содержащее первый, второй и третий блоки буферной памяти, первый и второй умножители, первый, второй и третий блоки памяти, первый сумматор и синхрогенератор, причем первый выход синхрогенератора подключен к входам считывания первого и второго блоков буферной памяти, входы начальной установки первого, второго и третьего блоков буферной памяти подключены соответственно к первому, второму и третьему информационным входам устройства, управляющий вход синхрогенератора подключен к входу залуска устройства, второй выход синхрогенера 20 25 30 35 40 45 50 55 тора подключен ко входам считывания/установки первого, второго и третьего блоков памяти, вход обнуления которого соединен с входом начальной установки устройства, входы начальной установки первого и второго блоков памяти соединены с четвертым и пятым информационными входами устройства соответственно, выход первого блока буферной памяти соединен с первым информационным входом первого умножителя, выход первого сумматора соединен с информационным входом первого блока памяти, выход третьего блока буферной памяти соединен с первым информационным входом первого сумматора, дополнительно введены генератор пилообразного напряжения, квадратор, третий и четвертый умножители, первый, второй и третий цифроаналоговые преобразователи, второй, третий, четвертый, пятый и шестой сумматоры, счетчик, причем выход первого умножителя соединен со вторым информационным входом первого сумматора, третий информационный вход которого соединен с выходом второго умно- жителя, первый информационный вход которого соединен с выходом второго блока буферной памяти, а второй информационный вход - с выходом первого блока памяти и с информационными входами первого цифроаналогового преобразователя и второго блока памяти, выход которого соединен со вторым информационным входом первого умножителя и с информационными входами второго цифроаналогового преобразователя и третьего блока памяти, выход которого соединен с информационным входом третьего цифроаналогового преобразователя, выход первого цифроаналогового преобразователя подключен к первым входам второго третьего и четвертого сумматоров, выходы которых подключены соответственно к первым входам третьего, четвертого умножителей и пятого сумматора, выход которого является информационным выходом устройства, выход второго цифроаналогового преобразователя подключен к вторым входам второго и четвертого сумматоров; третий вход которого соединен с третьим входом второго сумматора, вторым входом третьего сумматора и выходом третьего цифроаналогового преобразователя; первый выход синхрогенератора подключен к первым управляющим входам первого и второго умножителей, вторые управляющие входы которых соединены с выходом считывания третьего блока буферной памяти, с третьим выходом синхрогенератора и с первым управляющим входом первого сумматора, второй управляющий вход которого соединен.с втомени устройства, выход генераторапилообразного напряжения соединен черезквадратор с вторым входом третьего умно ройства. 20 30 35 времени 40 50 рым выходом синхрогенерзтора, четвертый выход которого соединен с входом синхронизации генератора пилообразного напряжения и счетным входом счетчика, вход начальной установки которого соединен с входом "Минус единица" устройства, а выход является первым выходом канала врежителя, выход которого соединен с вторым входом пятого сумматора, третий вход которого соединен с выходом четвертого умно- жителя, второй вход которого соединен с выходом генератора пилообразного напряжения и с первым входом шестого сумматора, второй вход и выход которого подключены соответственно к входу константы устройст-. ва и к второму выходу канала времени устИспользование сплайн-аппроксимации решения системы дифференциальных уравнений позволяет найти глобальное приближенное рещение, т,е, решение, определенное на всем отрезке.Сущность изобретения состоит в том,. что, в отличие от известного, в предлагаемом устройстве изменены связи между известными блоками, в результате чего осуществляется вычисление козффициентов сплайна, и введены дополнительные блоки, в результате чего формируется модель решения системы дифференциальных уравнений в виде непрерывной функции На фиг, 1 изображена структурная схема предлагаемого устройства на фиг, 2 - временные диаграммы, поясняющие работу устройства. Устройство содержит первый 1, второй 2 и третий 3 блоки буферной памяти, первый 4 и второй 5 умножители, первый 6 сумматор, первый 7, второй 8, третий 9 блоки памяти, синхрогенератор 10, генератор 11 пилообразного напряжения, квадратор 12; 45 первый 13, второй 14 и третий 15 цифроаналоговые преобразователи, второй 16, третий 17, четвертый 18, пятый 23 и шестой 19 сумматоры, счетчик 20, третий 21 и четвертый 22 умножители; первый 24, второй 25; третий 26, четвертый 27 и пятый 28 информационные входы устройства,.вход 29 начальной установки устройства, вход 30 запуска устройства, вход 31 "Минус единица", вход 32 константы устройства, информационный выход 33 устройства, первый 34 и второй 35 выходы канала времени. Первый 10,1 выход синхрогенератора 10 подключен к входам считывания первого 1 и второго 2 блоков буферной памяти. Входы начальной установки первого 1, второго 2 и третьего 3 блоков буферной памяти подключены соответственно к первому 24, второму 25 и третьему 26 информационным входам устройства, Управляющий вход синхрогенератора 10 подключен к входу запуска 30 устройства. Второй выход 10,2 синхрогенератора 10 подключен к входам считывания - установки первого 7, второго 8 и третьего 9 блоков памяти, вход обнуления которого соединен с входом 29 начальной установки устройства. Входы начальной установки первого 7 второго 8 блоков памяти соединены с четвертым 27 и пятым 23 информационными входами устройства соответственно. Выход первого 1 блока буферной памяти соединен с первым информационным входом первого умножителя 4, Выход первого сумматора 6 соединен с информационным входом первого 7 блока памяти. Выход третьего блока 9 буферной памяти соединен с первым информационным входом первого сумматора 6. Выход первого умножителя 4 соединен с вторым информационным входом первого сумматора 6, третий информационный вход второго соединен с выходом второго умно- жителя 5, первый информационный вход которого соединен с выходом второго 2 блока буферной памяти, а второй информационный вход - с выходом первого блока 7 памяти и с информационными входами первого цифроаналогового преобразователя 13 и второго блока 8 памяти, выход которого соединен с вторым информационным входом первого 4 умножителя и с информационными входами второго цифроаналогового преобразователя 14 и третьего блока 9 памяти, выход которого соединен с информационным входом третьего цифроаналогового преобразователя 15. Выход первого цифроаналогового преобразователя 13 подключен . к первым входам второго 16, третьего 17 и четвертого 18 сумматоров, выходы которых подключены соответственно к первым входам третьего 21, четвертого 22 умножителей и пятого 23 сумматора, выход которого является информационным выходом 33 устройства. Выход второго цифроаналогового преобразователя 14 подключен к вторым входам второго 16 и четвертого сумматоров 18, третий вход которого соединен с третьим входом второго сумматора 16, вторым входом третьего сумматора 18 и выходам третьего цифроаналогового преобразователя 15. Первый выход 10,1 синхрогенератора 10 подключен. к первым управляющим входам первого 4 и второго 5 умножителей,вторые управляющие входы которых соединены с входом считывания третьего блока 3 буферной памяти, с третьим.10.3 выходомПервый тактовый импульс с выхода 10,3синхрогенератора 10 производит считывание результатов операции матричного умножения в умножителях 4 и 5 и значенийматрицы Р, Оо, соответствующих моменту 5времени то, с третьего блока 3 буфернойпамяти, а также управляет операцией суммирования в первом сумматоре 6 (фиг. 2 в).Таким образом, первый сумматор 6 по первым тактовым импульсам с выходов 10,1, 1010,3 синхрогенератора 10 формирует векторкоэффициентов сплайна (7)В 1=Р;ЬВ., +Р, М,В,+Р, 1 ОТактовый импульс с выхода 10,2 синхрогенератора 10 сдвинут относительно тактового импульса с выхода 10,3 синхрогенератора10 на время, необходимое для вычисленияматричных сумм в сумматоре 6 (фиг, 2 а, г).Первый тактовый импульс с выхода 10.2производит перезапись векторов коэффициентов сплайна: В 1 - из сумматора 6 в блокпамяти 7; Во - из блока памяти 7 в блокпамяти 8; В- из блока 8 памяти в блок 9памяти (фиг, 2 д).Тактовый импульс с выхода 10,4 синхрогенератора 10 сдвинут относительно тактового импульса с выхода 10,2 синхрогенератора10 на время, определяемое быстродействием блоков 13 - 18 так, чтобы сигналы, приходящие на входы умножителей 21 и 22 были 30синхронизированы с работой генераторапилообразного напряжения 11(фиг. 2).Первый тактовый импульс с выхода 10,4синхрогенераторэ 10 поступает на счетныйвход счетчика 20 и запускает генератор 11 35пилообразного напряжения (фиг, 2 е, ж), Генератор пилообразного напряжения 11формирует на своем выходе линейно нарастающее напряжение от "-О" до "+О" (фиг. 2е) за,период тактовых импульсов с выхода 4010,4 синхрогенерэтора 10 от т до 1+1, Поприходу очередного тактового импульса нагенератор 11 пилообразного напряжениянапряжение на выходе генератора 11 скачком изменяется от "+О" до "-О" и затем в 45течение следующего периода линейно нарастает от "-О" до "+О"., Момент пересечениянулевого уровня соответствует моменту Ъ(фиг, 2 е),Таким образом, на выходе генератора, 50пилообразного напряжения 11 моделирует 1ся величина - (с - в), где и - шаг сетки, Вданном случае шаг сетки выбран равномерным и равен Т,и периоду следования тактовых1импульсов. Коэффициент - характеризуетКугол наклона прямой возрастания пилообразного напряжения генератора 11. Сигналс выхода генератора 11 поступает на первый вход шестого 19 сумматора, второй вход четвертого 22 умножителя и через квадрэтор 12 - на второй вход третьего 21 умножителя. На выходе квадратора 12 моделируется величина - (т - 0) (фиг, 2 и),12На второй вход шестого 19 сумматора поступает постоянное напряжение "+О" с входа 32 константы устройства, Напряжение на выходе шестого 19 сумматора изменяется пилообразно от "0" до "+2 О" (фиг, 2 з), Шестой 19 сумматор на втором выходе 35 канала времени формирует аналоговую модель изменения текущего времени внутри периода следования тактовых импульсов от 0 до ТтиСчетчик 20 ведет подсчет числа периодов тактовой частоты и выдает дискретное значение числа периодов на первый выход 34 канала времени (фиг. 2 ж), Таким образом, на выходах 34 и 35 формируется канал текущего времени, а именно, на выходе 34 - дискретное значение числа периодов тактовой частоты (фиг. 2 ж), а на выходе 35 - аналоговая модель текущего времени внутри периода следования тактовых импульсов (фиг. 2 з). В результате действия первого тактового импульса с выхода 10,4 синхрогенератора 10 на выходах 34 и 35 канала времени моделируется интервал времени (то 11)Первый 13, второй 14 и третий 15 цифроаналоговые преобразователи (ЦАП) преобразуют значения векторов коэффициентов сплайна В+1, Вь Вь 1,записанных в цифровом виде в блоках памяти 7 -.9 соответственно в аналоговую форму.В результате операций, выполняемых под действием первого тактового импульса с выхода 10,2 синхрогенератора 10, в первый 7 блок памяти записан вектор В 1, во второй 8 блок памяти - вектор Во, в третий 9 блок памяти Вв цифровом виде. ЦАП 13, 14 и 15 преобразуют эти векторы в аналоговую форму, а именно: первый 13 ЦАП - вектор В 1 с выходов первого 7 блока памяти, второй 14 ЦАП - вектор Во с выходов второго 8 блока памяти, третий 15 ЦАП - вектор В 1 с выходов третьего 9 блока памяти, Сигналы с выхода ЦАП 13 поступают на неинвертирующие входы второго 16, третьего 17 и четвертого 18 сумматоров. Сигналы с выхода ЦАП 14 поступают на неинвертирующие входы четвертого 18 сумматора и на инвертирующие входы второго 16 сумматора, сигналы с выхода ЦАП. 15 поступают на неинвертирующие входы второго 16 и четвертого 18 сумматоров и на инвертирующие входы третьего 17 сумматора.Второй 16 сумматор суммирует сигналы1с выхода ЦАП 13 с коэффициентом К = 2, свыхода ЦАП 14 - с коэффициентом К=-1; свыхода ЦАП 15 - с коэффициентом К = - .1 52Третий 17 сумматор суммирует сигналы свыхода ЦАП 13 - с коэффициентом К = - ; с12выхода ЦАП 15 - с коэффициентом К = - ,1 102Четвертый 18 сумматор суммирует сигналыс выхода ЦАП 13 - с коэффициентом К = - ;1,8с выхода ЦАП 14 - с коэффициентом К = - ;3, 151с выхода ЦАП 15 - с коэффициентом К = - .8Таким образом, на первом такте работы второй 16, третий 17 и четвертый 18 сумматоры 20на своих выходах формируют в аналоговойформе следующие векторы:на выходе второго сумматора 16 058-1 -2 Во+В 1,на выходе третьего сумматора 17 0,5-В25+В 4на выходе четвертого сумматора 18 0,5 В+6 В 0+В 1,Сигналы с выхода четвертого 18 сумматора поступают на первый вход пятого 23 30сумматора, Сигналы с выхода третьего сумматора 17, умноженные в четвертом 22 ум 1ножителе на величину - (т - с 0) поступаютна третий вход пятого 23 сумматора, 35Сигналы с выхода второго 16 сумматора,умноженные в третьем 21 умножителе на величину - (1 - 10), поступают на второй вход1 22пятого 23 сумматора. В результате на пятый 4023 сумматор формирует на информационном выхОде 33 устройства вектор искомогопроцесса (1) согласно принятой аппроксимации (2), (5) для интервала времени то, т 11х =Ч =0,5В- 2 Во+ В 11+05 ()- В-+ В 11+ 0,125 В. + 6 Во + В 11Каждый (+1)-й тактовый импульс с выхода 10.1 синхрогенератора 10 считывает 1-езначение матриц Р 1 Ь с первого блока памяти и Р М со второго 2 блока буферной. памяти, соответствующие моменту времени11,и производит вычисление векторов Р; ЬВ; 1и Р МВ в умножителях 4 и 5 соответственно, В результате действия 0+1)-го тактовогоимпульса с выхода 10.3 синхрогенератора10 осуществляется считывание 1-х значенийматрицы Р 0 в третьем 3 блое буфернсй памяти и вычисление вектора Вн(7) в первом сумматоре 6, Под действием (+1)-го тактового импульса с выхода 10,2 синхрогенератора 10 осуществляется сдвиг значений векторов коэффициентов сплайна; Вь 1 - из второго 8 блока памяти в третий 9; В - из первого 7 блока памяти во второй блок 8 памяти; Вн- из первого 6 сумматора в первый 7 блок памяти, ЦАП 13-15 преобразуют значения векторов Вн.1, Вь Вь 1 соответственно в аналоговую форму, Второй 16, третий 17, четвертый 18 сумматоры после действия (1+1)-го тактового импульса на своих выходах формируют в аналоговой форме следующие векторы:второй 16 сумматор 0,5 Вь 1 - 2 В+Вн), третий 17 сумматор 0,5 - Вь 1+В;+1);четвертый 18 сумматор 0,125 Вь 1+ 6 В;+ В;+1), которые поступают на первые входы третьего 21 и четвертого 22 умножителей и пятого 23 сумматора соответственно,(+1)-й тактовый импульс с выхода 10,4 синхрогенератора 10 синхронизирует работу генератора 11 пилообразного напряжения и записывает в счетчик 20 очередную единицу, с выхода которого на первый выход 34 канала времени поступает число , соответствующее -му интервалу времени т т+1). Напряжение генератора 11 пилообразного напряжения, изменяющееся от "-О" до "+ О", моделирующее величину - (т - т), поКступает на первый вход шестого 19 сумматора, второй вход четвертого 22 умножителя и через квадратор 12 на второй вход третьего умножителя, Шестой 19 сумматор, на второй вход которого поступает постоянное напряжение "+О" со входа 32 константы устройства,.формирует на втором выходе 35 канала времени пилообразно изменяющееся напряжение от "0" до."+2 О", Таким образом, на выходах 34 и 35 сформирована модель канала времени, которая под действием 0+1)-го тактового импульса с выхода 10,4 синхрогенератора 10 моделирует интервал времени т; Ъ+1). Сигнал 0,5 ( и ) В - 1 - 2 В + В + 1т - ърс выхода третьего 21 умножителя и сигнал 05 ( , ) В - 1+ В+1)свыходачетвертотвго 22 умножителя поступают соответственно на второй и третий входы пятого 23 сумматора, который формирует на информационном выходе 33 устройства модель решения системы дифференциальных уравнений (1) в виде аппроксимации (2), (5), соответствующую интервалу времени т", Ь 1),10 15 причем выход первого умножителя соединен с вторым информационным входом пер 20 25 30 35 40 45 50 Х (1)- -Ч(С) =0,5)2 В - 1 - .2 В + В+1++0,125 В - 1+6 В+ В+1,Преимущества сплайнов перед разностными методами численного решения дифференциальных уравнений состоит в том;что с помощью сплайнов определяется глобальное приближенное решение, т.е. решение, определенное на всем отрезке. Прииспользовании для аппроксимации параболических сплайнов дефекта 1 вторая производная имеет конечные разрывы, а самсплайн и его первая производная непрерывны. Это позволяет получить модель решЕния в виде гладкой непоерывной функциивремени.По сравнению с другими математическими конструкциями сплайны обладаютлучшими аппроксимативными свойствами,при равных информационных затратах дают большую точность или равную точностьпри менее информативных исходных данных.Таким образом, поедлагаемое устройство для моделирования дифференциальныхуравнений позволяет формировать найденное решение в виде непрерывной гладкойфункции времени,Формула изобретенияУстройство для моделирования дифференциальных уравнений, содержащее первый, второй и третий блоки буфернойпамяти, первый и второй умножители, первый, второй и третий блоки памяти, первыйсумматор и синхронизатор, причем первыйвыход синхронизатора подключен к входамсчитывания первого и второго блоков буферной памяти, входы начальной установкипервого, второго и третьего блоков буфер. ной памяти подключены соответственно кпервому, второму и третьему информационным входам устройства, управляющий входсинхронизатора подключен к входу запускаустройства, второй выход синхронизатораподключен к входам считывания установкипервого, второго и третьего блоков памяти,вход обнуления которого соединен с входомначальной установки устройства, входы начальной установки первого и второго блоковпамяти соединены с четвертым и пятым информационными входами устройства соответственно, выход первого блока буферной 5памяти соединен с первым информационным входом первого умножителя, выходпервого сумматора соединен с информационным входом первого блока памяти, выход третьего блока буферной памяти соединен с первым информационным входом первого сумматора, о т л и ч а ю. щ е е с ятем, что, с целью расширения функциональных возможностей эа счет решения неоднородной системы дифференциальных уравнений с переменными коэффициентами и формирования найденного решения в виде непрерывной функции времени, в него введены генератор пилообразного напряжения, квадратор, третий и четвертый умножители, первый, второй и третий цифроаналоговые преобразователи, второй, третий, четвертый, пятый и шестой сумматоры, счетчик,вого сумматора, третий информационный вход которого соединен с выходом второго умножителя, первый информационный вход которого соединен с выходом. второго блока буферной памяти, а второй информационный вход - с выходом первого блока памяти и с. информационными входами первого цифроаналогового преобразователя и второго блока памяти, выход которого соединен с вторым информационным входом первого умножителя и с информационными входами второго цифроаналогового преобраэователя и третьего блока памяти, выход которого соединен с информационным входом третьего цифроаналогового преобразователя, выход первого цифроаналогового преобразователя подключен к первым входам второго, третьего и четвертого сумматоров, выходы которых подключены соответственно к первым входам третьего, четвертого умножителей и пятого сумматора, выход которого является информационным выходом устройства, выход второго цифроаналогового преобразователя подключен к вторым входам второго и четвертого сумматоров, третий вход которого соединен с третьим входом второго сумматора, вторым входом третьего сумматора и выходом третьего цифроаналогового преобразователя, первый выход синхрогенератора подключен к первым управляющим входам первого и второго умножителей, вторые управляющие входы которых соединены с входом считывания третьего блока буферной памяти, третьим выходом синхрогенератора и с первым управляющим входом первого сумматора, второй управляющий вход которого соединен с вторым выходом синхрогенератора, четвертый выход которого соединен с входом синхронизации генератора пилообразного напряжения и счетным входом счетчика, вход начальной установки которого соединен с входом "Минус единица" устрой.ства, а выход является первым выходом ка.нала времени устройства, выход генератора пилообразного напряжения соединен через квадратор с вторым входом третьего умно- жителя, выход которого соединен с вторым входом пятого сумматора, третий вход которого соединен с выходом четвертого умно- жителя, второй вход которого соединен с выходом генератора пилообразного напряжения и с первым входом шестого суммато.ра, второй вход и выход которого подключены соответственно к входу константы устройст ва и к второму выходу канала времени устройства.Тираж сударственного комитета по изо 113035, Москва, Ж, РаПодписноетениям и открытиям при ГКНТ Сская наб., 4/5