Цифровой фильтр

Изобретение относится к специализированным средствам вычислительной техники и может быть использовано в устройствах для обработки информации.Целью, изобретения является упрощеиие устройства.Поскольку для большинства применений цифровых фильтров весовые коэффициенты симметричны, целесообраз но привять для повышения быстродействия такое устройство, которое фильтрует сигнал путем вычисления св ртки входных отсчетов х , х хи весовых коэффициентов ЯМИ 1 1- Мфильтра Ь, Ь , по формулеМ У ="11(Х+ХЧМ 1 )+"м ХЧ-мфПолное произведение одного весового коэффициента на входные отсчеты можно представить в виде суммы частичных произведений постоянных коэффициентов Ь на значения произвольных в - - разрядных чисел (х +ш -11 О 15 20+х 11 ), а также и Ь,на х,ш 1 1111 П Е1 30 групп разрядов, на которые могут быть разбиты п - разрядные произвольные числа (х, + х,), а также х в соответствии с равенством4-м 351 о(х +Х 1-уми)Ьь (х,1-11 +1 д 1+х ) 2 ", (2)ММ+ 1Аналогичное равентсво можно записать и для произведения Ь х .40Если при разбиении получается,и,что частноеесть число не целое,ш на .(1-О - разрядов, получим знато исходные числа следует дополнить 45 нулями (искусственно увеличить раз- . рядность) до получения целого значения этого частного.Иэ равенства (2) следует, что, располагая значениями частичных про изведений, в которых произвольные числа имеют в ш раз меньшую разрядность, чем исходное произвольное число, и осуществляя ш дополнительных сложений полученных узловых эна чений произведений со двигом право чение полного произведения. Таким образом, свертку можно вычислить в соответствии с выражениемМ1 П+-(3)Частныа произведения Ь (х 11 + + х Ы+); и Ь,х 11. м, не эавйсят от масштаба частей полных произведений. Поэтому для получения этих частичных произведений может быть использована одна и та же аппаратуира торько в раз меньшей разрядЭшности. Это позволяет, в частности, в качестве блока, реализующего операцию ь (х 1) 1 +хм)и ь м х 1 м.1 использовать постоянное запоминающее устройство. Применение такого устройства при получении полных произведений многоразрядных постоянных коэффициентов на произвольные много разрядные числа из-за требуемой в этом случае слишком большой емкости постоянного запоминающего устройства совершенно неприемлемо. Увеличе" ние в 1,5 раза времени получения полного произведения, вычисляемого в соответствии с равенством (2) при/. параллельной обработке, компенсирует- ся значительно меньшим временем получения частичного произведения, которое для матричного умножителя, например,примерно обратно пропорциональное разрядности - части полного произвольного числа и в минимуме примерно равно времени обраще-, ,ния к постоянному запоминающему устройству.При вычислении элементов свертки на входы адресов блока памяти входных отсчетов должны поступать коды, значения которых в соответствии с формулой (1), например, должны являться функцией двух аргументов:- номера цикла вычисления полного значения свертки и п - номера такта вычисления элементов свертки. Одним из наиболее простых и экономичных по аппаратным затратам вариантам формирования таких кодов является представление функции двух аргументов как суммы номера цикла и некоторой функции номера такта.ис -4.ш25На фиг. 1 представлена блок-схемацифрового фильтра; на фиг. 2 - блоксхема блока фильтрации; на фиг. 3то же, блока управления; на фиг. 4и 5 - временные диаграммы работыцифрового фильтра.Устройство содержит блоки 1-4фильтрации блока 5 управления(фиг.1). Блоки 1-4 фильтрации (фиг.2)состоят из узла 6 памяти (входныхотсчетов), первого регистра 7, первого сумматора 8, второго регистра9, первого мультиплексора 10, узла11 постоянной памяти (узловых значений произведений), второго мультиплексора 12, накапливающего сумматора 13, третьего регистра 14, третьего мультиплексора 15, счетчика 16узла 17 постоянной памяти, счетчика18, второго сумматора 19 и счетчика 4520.Блок 5 управления (фиг.3) содер,жит первый 21, второй 22 и третий .23 мультиплексоры, первый 24 - четвертый 27 регистры, сумматор 28,пятый регистр 29, четвертый мультиплексор 30, триггер 31, элемент И 32.счетчик 33, узел 34 постоянной памяти и элемент ИЛИ-НЕ 35,На фиг. 5 изображены временныедиаграммы работы блока коммутации55н режиме обработки двух 8-разрядныхнезависимых информаций (а-ж) и четырех 4-разрядных независимых инфор 30 3 14187иРазрядность в -. чисел (х +ш Ч-ь+ х), и хпри вычислении сверткй по формуле (3) в силу применяемого основания счисления может быть избрана из ряда 2, 4, 6, 8 и т.п. При этом количество обрабатываемых произведений Ь (х+х ,).и Ь,. х, пропорционально 1 О1и2 , что делает нецелесообразнымтиприменение - более 6 вследствиев15большого количества комбинаций упомянутых произведений. Разрядность входных отсчетов обычцо задается кратным тетраде 8, 12, 16 и т.п. Учитывая последнее обстоятельство, наи более приемлемым в этом случае следует считать потетрадную обработку 564маций (3 м), где а - сигнал записи в первый регистр; б - сигнал записи но второй регистр; в - сигнал записи в третий регистр; г - сигнал записи в четвертый регистр; д - сигнал записи в пятый регистр; е - сигнал считывания с управляемого выхода пятого регистра; ж - управляющий сигнал первого мультиплексора; з - сигнал записи в первый регистр;. и - сигнал записи во второй регистр; к - сигнал записи в третий регистр; и- сигнал записи в четвертый регистр; м - управляющий сигнал четвертого мультиплексора.В установившемся режиме цифровой фильтр работает следующим образом.В памяти 6 блоков "4 фильтрации записаны все значения входных отсчетов, необходимых для вычисления свертки. Импульс Такт" (фиг.4 а) поступает на счетный вход счетчика 16, выходной код которого определяет последовательность работы составных частей устройства. Импульс "Цикл" (фиг.4 б) поступает на входы сброса счетчиков 16, 20 и сбрасывает их в нулевое состояние (тем самым происходит синхронизация работы относительно запускающего импульса), а ф также поступает на счетный вход счетчика 18 и изменяет его выходной код на 1. В первом такте работы этот код плюс 1 (выходной код счетчика 16, переданный один к одному узлом 17 постоянной памяти появляется на выходе сумматора 19 и является адресом ячеек узла 6 памяти, в которые записывается входной отсчет, посту" пающий на его вход данных (шина "Вход" ), поскольку также на вход управления узла 6 с первого командного выхода поступает команда (фиг,4 д), разрешающая запись входной информации. Начиная с второго такта работы и до конца цикла вычисления свертки, эта команда исчезнет, а узел 6 памяти переводится в режим чтения записанной в нем информации. До третьего такта первый регистр 7 находится в нулевом состоянии, поскольку он сброшен в первом такте работы командой с первого командного выхода узла 17, а записывающие в него данные положительныо фронты импульсон с выхода 1 разряда первого счетчика 16 поянляются с начала третьего такта. Отоицательный фронт этих импульсов, 5 14который появляется в начале четверТого такта, записывает во второй регистр 9 данные с выхода первого сумматора 8, определяющие. только центральный входной отсчет (х м); всоответствии с формулой (3), поскольку состояние первого регистра 1нулевое, а с второго сумматора 19 на,блок поступает адрес этого отсчета.Далее во второй регистр 9 записывается сумма двух входных отсчетов(х ), определяются последовательным увеличением значения входногоКода узла 17 и выбранным законом егопреобразования, реализуемого в этомалоке. Закон преобразавания кода узлом 17 выбирается таким, чтобы получить на выходе данных второго сумматора 19 адресов, обеспечивающихпоследовательное попарное считываниеиз узла 6 входных отсчетов, сумма ко"тарый должна умножаться на один итот же весовой коэффициент,Данные с второго регистра 9 поступают на входы данньм первого мультиплексора 10, на вход управления кото-.рого поступает выходной код первогоразряда счетчика 16, и на выходах . первого мультиплексора 10 в каждомтакте работы появляются равные по количеству разрядов группы кодов (подве группы на одни выходные данныерегистра 9). Эти группь 1 последовательно поступают на первый вход данныхузла 11, на другой вход данных которого поступает выходной код счетчика 20, на счетный вход которого поступают импульсы с четвертого командного выхода узла 17 (Фиг.4 а).Код, поступающий на второй входузла 11, определяет весовой коэффициент, на который происходит умножение выходных данньи второго регистра 9. Старший разряд выходных данных узла 11 является знаковым. Наостальных разрядах выходных данныхузла 11 выдаются либо в прямом, либов дополнительном коде, в. зависимостиот знака весовых коэффициентов узловые значения произведений Ь(х+ + х ), и Ь,х,. в соответствии с равенством (2). Узловые зна 18756 6чения произведений и коды из знаковпоследовательно поступают на второймультиплексор 12, на вход управлениякоторого поступает выходной кодмладшего разряда счетчика 16. На вы 10 15 20 25 30 35 40 45 50 55 ходах данных второго мультиплексора 12 последовательно появляются узловые значения произведений, сдвинутые вправо на О либо на 2 разряда, так как один блок Фильтрации обрабатывает 4-разрядную информацию и на вход блока 11 поступают либо два старших либо два младших разряда.Накаливающий сумматор 13 до начала пятого такта находится.в нулевом состоянии, поскольку с командного выхода узла 17 на его вход сброса поступает команда сброса (фиг.4 ж). начиная с пятого такта, поступающиена вход данные накапливающего сумматора 14 данные с второго мультиплексора Ч 2 накапливаются в этом сумматоре. Накапливаемая сумма фиксируется, в моменты времени, определяемые тактовыми импульсами, поступающими на вход управления суммирования накапливающего сумматора 13. В моментвремени, когда на командном выходе узла 17 появится команда (фиг.4 з) считывания с накапливаняцего сумматора, в накапливакяцем сумматоре образуется значение свертки. Отрицательным фронтам этого импульса (фиг.4 з)информация с накапливающего сумматора поступает в третий регистр 14.Эта же команда является командойу 5, поступающей на первый управляю"щий вход блока управления и запускающей этот блок. Информация с третЬего регистра 14 считывается в момент. поступления команды у 4 (у 1, у 2, у 3 в зависимости от блока фильтрации). Информация будет по четыре разряда через мультиплексор 15, на управляю" щие входы которого поступают два младших разряда счетчика 16 (фиг.4 в, г), поступать на вход блока управления.При появлении следующего импульса "Цикл" поступающий на вход узла 6 новый входной отсчет запишется вместо самого раннего по времени входного отсчета в те же ячейки, в которые последний был записан. Далее работа блоков фильтрации происходит аналогично описанному циклу вычисления свертки, рассмотренному выше.40 4550 и регистр 29. 7Импульс у 5 из блока фильтрации подается на Я-,вход триггера 31 блока 5 управления. и опрокидывает триггер в единичное состояние, тем самым разрешая прохождение импульсов "Такт" через элемент И 32 на счетчик 33, выходной код которого поступает на первый вход узла 34 постоянной памяти. На второй и третий входы узла 34 поступают импульсы у 6 и у 7, выбирающие режим работы фильтра. Если у 6 = 1 и у 7 = 1, то фильтр обрабатывает 16-разрядный сигнал. Если у 6 =О, а у 7 = 1, то фильтр обрабатывает два независимых 8-разрядных сигнала. Если у 6 = 1, у 7 = О, то фильтр обрабатыВает четыре независимых й-идпяпных сигнала. Если у 6 = 0 и у 7 = О, то на выходе элемента ИЛИ-НЕ 35 появляется единица, поступающая на К- вход триггера и сбрасывающая его в нулевое состояние, Этот же сигнал сбросит счетчик 33 и пятый регистр 29 в нулевое состояние. Таким образом, при у 6 = 0 и у 7 = 0 блок 5 управления не работает.При обработке 16-разрядной информации информация из третьего регист- . ра блока 1 Фильтрации переписывается на 34 такта в регистры 24-27 при наличии импульса "1" (Фиг.4 и), С выходов ретистров 16-разрядное слово поступает на первый вход сумматора, на второй вход которого подается сигнал с прямого выхода пятого регистра, который в данный момент равен нулю. Сумма запишется в ре" гистр 5 отрицательным фронтом сигнала, разрешающего запись (фиг.4 с). При появлении сигнала у 2 информация с третьего регистра блока 2 Фильтрации переписывается в регистры 25-27, за три такта 4 младших разряда не переписываются.За четвертый такт старший знаковый разряд с выхода регистра 25 перепишется через мультиплексор 21, на который поступил управляющий сигнал (фиг.4 у), в регистр 24 во все 4 разряда. 1.6-разрядная информация объединится на ц сумматоре с содержимым регистра 29 и запишется в тот же регистр. Информация с блока фильтрации записывается в регистры 26 и 27, а старший знаковый разряд сначала запишется в регистр 25, а затем в регистр 24. Из блока 4 фильтрации берутся только четыре старших разряда информации 18756 8 и записываются в регистр 27, а врегистры 26, 25 и 24 эа три тактаперепишется знаковый разряд. Послеобъединения информации иэ всех блоков 5фильтрации на пятый регистр 29 поступает сигнал, разрешающий считывание отфильтрованного сигнала суправляемого выхода через мультиплексор 30.При обработке двух 8-разрядныхвходных информаций отличия в работефильтра будут только в работе блокауправления. Предлолагается, что на 15 блоки 1 и 2 Фильтрации поступаетодин 8-разрядный сигнал, а на блоки 3 и 4 Фильтрации - другой.При появлении сигнала "1" информация с третьего регистра 24 блока 20 1 фильтрации через мультиплексор15 перепишется в регистры 24 - 27за четыре такта и затем 16-разрядноеслово через сумматор 28 запишетсяв регистр 29. При появлении сигна,ла "2" информация из блока 2 записывается в регистры 25 - 27. Во времязаписи информации в регистр 26 старший знаковый разряд из регистра 25через коммутатор 2 1 перепишется во З 0 все четыре разряда регистра 24. При,этом четыре младших разряда информации с блока 2 отбрасываются. 16-разрядное слово с регистров 24 " 27объединяется с информацией, записанЗ 5 ной в регистре 29, на сумматоре 28и сумма запишется в регистр 29. С йриходом сигнала, разрешающего считывание с управляемого выхода регистра 29 (фиг.5 е), отфильтрованньй сигнал выдается через мультиплексор 30. Информация с блоков 3 и 4 обрабатывается аналогично.При обработке 4-разрядных сигналов блоки 1-4 фильтрации обрабатывают независимые информации. С приходомимпульса "1" информация с третьегорегистра 14 и блока 1 переписываетсяэа четыре такта в регистры 24 - 27 изатем 16-раэрядное слово сразу черезмультиплексор 30, на который поступил управляющий сигнал (Фиг.5 м), выдается потребителю. Аналогично обрабатывается информация с блоков 35. После выдачи отфильтрованных сигналов во всех трех случаях сигналы у 6 и у 7 становятся равными О, отключая весь блок и обнуляя счетчик 339 14187Формула изобретения Цифровой фильтр, содержащий первый блок фильтрации, информационный вход которого, является первым информационным входом фильтра, первым и. вторым тактовыми входами которого яв" ляются соответственно первые и вторые тактовые входы первого блока фильт 1 ации,отличающийся тем, что,с цельюупрощения фильтра, он содер )кит второй, третий и четвертый блоКи фильтрации и блок управления, Информационный вход которого подКлючен к выходам первого, второго, третьего и четвертого блоков фильтрации, входы синхронизации выдач которых подключены соответственно к пер Ьому, второму, третьему и четверто )иу выходам блока управления, пятый выход которого является информационным выходом фильтра., вторым, трет ьим и четвертым информационными входами которого являются входы соответственно второго, третьего и четвертого блоков фильтрации, первые и вторые тактовые входы которых подключены соответственно к первому и второму тактовым входам фильтра, пер- З 0 вым и вторым входами режима которого являются соответственно первый и второй входы режима блока управления, вход окончания вычислений и тактовый вход которого подключены соответствен-З 5 но к выходу окончания вычислений четвертого блока фильтрации и первому.тактовому входу фильтра, причем блок управления, содержит четыре мультиплексора, пять регистров, сум матор, узел постоянной памяти, триггер, элемент И, счетчик и элемент ИЛИ-НК, выходы первого, второго и третьего мультиплексоров подключены к информационным входам соответственно первого, второго и третьего регистров, выход четвертого регистра соединен с выходом первого, второго, третьего и четвертого регистров и подключен к первому информационно му входу третьего мультиплексора, первому информационному входу чет вертого мультиплексора и первому входу сумматора, выход которого подключен к информационному входу пято го регистра, выход которого подключен к второму информационному входу четвертого мультиплексора и второму входу сумматора, выход второго ре 10 гистра подключен к первому информационному входу первого мультиплексора, выход третьего регистра подключен к первому информационному входу второго мультиплексора, второй информационный вход которого соединен с вторыми информационными входами первого и третьего мультиплексоров, информационным входом четвертого регистра и является информационным входом блока управления, выход триг" гера подключен к первому входу элемента И, выход которого подключен к счетному входу счетчика, информационный выход которого подключен к адресному входу узла постоянной памяти, выходь 1 с первого по четвертый которого подключены к управляющим входам соответственно с первого по четвертый мультиплексоров и являются выходами соответственно с первого по четвертый блска управления, входом окончания вычислений которого является первый установочный вход триггера, второй установочный вход которого соединен с входом обнуления счетчика, входом обнуления пятого регистра и подключен к выходу элемента ИЛИ-НЕ, первый и второй входы которого соединены с входом соответственно первого и второго разрядов управляющего входа узла постоянной памяти и являются соответственно первым и вторым входами режима блока управления, тактовым входом которого является второй вход элемента И, выходы с пятого по вось" мой узла постоянной памяти подключены к тактовым входам соответственно с первого по четвертый регистров, а выход четвертого мультиплексора является пятым выходом блока управления, при этом каждый блок фильтрации содержит узел памяти, два узла постоянной памяти, два сумматора, накапливающий сумматор, три счетчика, три мультиплексора и три регистра, причем выход блока фильтрации подключен к первому входу первого сумматора и информационному входу первого регистра, выход которого подключен к входу первого сумматора, выход ко" торого подключен к информационному входу второго регистра, выход которого подключен к информационному входу первого мультиплексора, выход которого подключен к первому адресному входу первого узла постоянной18756 14 памяти, выход которого подключен кинформационному входу второго мультиплексора, выход которого подключен кинформационному входу накапливающегосумматора, выход которого подключенк информационному входу третьегорегистра, выход которого подключенк информационному входу третьегомультиплексора, управляющий вход которогосоединен с.адресным входомвторого узла постоянной памяти иподключен к информационному выходупервого счетчика, первый выход второго узла постояннойпамяти подключен к входу разрешения выдачи информации накапливающего сумматора ипервому входу второго сумматора, выход которого подключен к адресномувходу узла памяти, вход управленияданных считывания которого соединенс входом разрешения приема первогорегистра и подключен к второму выходу второго узла постоянной памяти,третий выход которого подключен ксчетному входу второго счетчика,информационный выход которого подключен.к второму адресному входу первоВд Зход 12го узла постоянной памяти, четвертый выход второго узла постояннойпамяти подключен к входу разрешения 5приема третьего регистра и является выходом окончания вычисленийблока фильтрации, входом синхронизации выдачи которого является входразрешения выдачи третьего регистра, 10 счетный вход первого счетчика соединен с тактовым входом накапливаницего сумматора и является первым тактовым входом блока фильтрации, вторымтактовым входом которого являются 15 соединенные между собой входы обнуления первого и второго счетчиков,счетный вход третьего счетчика, ин. формационный выход которого подключен к второму входу второго суммато Ра, выход переноса первого счетчикак тактовым входам первого и второгорегистров.и управляйцим входам первого и второго мультиплексоррв, выход третьего мультиплексора являет ся информационным выходом блока фкпьтрации, информационным входом которого является информационный входузла памяти.1418756 Составитель А.БарановТехред М.Ходанич Корректор В.Романен Редактор Н.Гунько акаэ 4156/48 НИИП по дел 035, Моск, Ж, Раушс Подписно омитета СССР открытий ая наб., д.