Интегрирующий преобразователь напряжения в код

(51) 4 М 15 РЕТЕНИЯ ВТОРСНОМУ СВ ЬСТВ ОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ОПИСАНИЕ(56) Мартяшин А.И., Шахов Э.К., Шляндин В.М. Преобразователи электрических параметров для систем контроляи измерения. М.:Энергия, 1976, с.62.Измерение, контроль, автоматика.1984, 0 ф 2, с. 24-25.(57) Изобретение относится к областиэлектроизмерительной техники и можетбыть использовано для создания высокоточных вольтметров постоянного тока. Цель изобретения - повышение точности, Поставленная цель достигаетсятем, что в известный интегрирующийпреобразователь напряжения в кодвведены шестой, седьмой, восьмой, девятый и десятый ключи, первый и второй повторители напряжения, первыйи второй операционные усилители, первый и второй резисторы, делитель напряжения, конденсатор, источник положительного образцового тока, причемчетвертый и пятый входы суммирующегоинтегратора соединены соответственносо входом и выходом шестого ключа,выход первого ключа через первыйповторитель напряжения и последовательно соединенные первый и второй резисторы связан с первым входом суммирующего интегратора. Инвертирующий вход и выход первого операционного усилителя подключены соответственно к общей точке первого и второго резисторов и точке соединения второго резистора и первого входа суммирующего интегратора, выход первого ключа связан через седьмой ключ с неинвертирующим входом первого операционного усилителя ивходом восьмогоключа, вы" ход которого соединен с общей шйной, Неинвертирующий и инвертирующий входы второго операционного усилителя подключены к выходу суммирующего инте. гратора и выходу делителя напряжения а соответственно, а выход второго операционного усилителя через девятый ключ связан с входом второго повторителя напряжения., первой обкладкой конденсатора, входом десятого ключа, выходом источника положительного об . Е разцового тока и первым входом третьего сравнивающего устройства, выход десятого ключа и вторая обкладка конденсатора соединены с общей шиной, десятый выход устройства управления, подключен к обьединенным входам стробирования первого и второго сравнивающих устройств. Выходы устройства ф управления с одиннадцатого по шестнадцатый связаны с вторым информационным входом преобразователя интервалов времени в код и входами управления шестого, седьмого, восьмого, девятого и десятого ключей соответственно. 2 з.п, ф-лы, 7 ил.Изобретение относится к электроизмерительной технике и может бытьиспользовано для создания высокоточных вольтметров постоянного тока.Целью изобретения является повышение точности преобразования.На фиг. 1 приведена структурнаясхема преобразователя; на фиг. 2функциональная схема одного из возожных вариантов реализации блокауправления; на фиг. 3 - временнаяиаграмма его работы; на Фиг, 4 -ункциональная схема блока преобразоания интервалов времени в код; на 15иг. 5 - временная диаграмма его раоты; на фиг. 6 - временная диаграма работы всего устройства; наиг. 7 - весовая функция,Преобразова.тель (фиг. 1) содержит 20люч 1, суммирующий интегратор 2,люч 3, источник 4 положительногопорного напряжения, ключи 5 и 6, исочник 7 отрицательного опорногоапряжения, блоки сравнения 9- 11,25лок 12 управления, источник 13 полоительного порогового напряжения, исочник 14 отрицательного пороговогоапряжения, блок 15 преобразованиянтервалов времени в код, ключ 16, 30овторитель напряжения 17, токоограичивающие элементы (резисторы) 1819, операционный усилитель 20,лючи 2 1 и 22, операционный усилиель 23, делитель напряжения 24,люч 25, повторитель напряжения 26,акопительный элемент (конденсатор)7, ключ 28, источник 29 положителього образцового тока.Функциональная схема блока 12правления приведена на фиг, 2 и соержит делитель 30 частоты, двоичнофесятичный счетчик 31, конденсатор)2мультиплексоры 33 и 34, элемены ИЛИ 35 и 36, элементы И 37 и 38,триггер 39, конденсатор 40, тригге 1 ы 41-43, конденсатор 44, элемент1 ФСКЛЮЧАЮЩЕЕ ИЛИ 45, элемент задержки46, триггер 47, элемент И 48,Функциональная схема блока 15 преобразования интервалов времени в кодприведена на фиг. 4 и содержит генератор 49 импульсов опорной частоты,.лементы И 50-53, реверсивные счетчики 54 и 55, элементы И 56 и 57,параллельные регистры 58 и 59.Устройство осуществляет преобра.зование конвейерным способом за два. равных и Фиксированных по длительности цикла Т,1 =Т . Ллгоритм функциойнирования устройства основан на использовании одновременного интегрирования входного и опорных напряжений за фиксированный интервал времени То, Отрицательное опорное напряжение - У в течение времени Тпостоянно присутствует на третьемвходе суммирующего интегратора 2,Подключение и отключение +Богпроисходит в вомент достижения выходным напряжением ББ суммирующегоинтегратора 2 пороговых уровней+Б,и -Б и соответственно. В резульП 1тате на шестом выходе блока 12управления формируются временныеинтервалы Л Т, (фиг.б), По оконча/1нии интервала времени Т, входноенапряжение Б х и отрицательное опорное напряжение -Б,и отключаются отсоответствующих входов суммирующегоинтегратора 2 и интегрируется толькоположительное опорное напряжение 00до момента равенства значений напряжений Б(1 и -У д. В результатеформируется интервал времени Л Тг.Далее происходит уточнение значепия входного напряжения Б,.Б момент времени 1:1 во втором1измерительном тракте ключ 25 замыкается, а ключ 28 размыкается, вследствие чего выходное напряжение интегратора 2 усиливается с помощью операционного усилителя 23 в К раз (К -коэффициент деления делителя 24 напряжения) и запоминается на конденсаторе 27. Далее в момент временизамыкается ключ 16 и выходное напряжение Б суммирующего интегратора2 уменынается до нуля. Интервал времениО соответствующий значениюнапряжения 0, формируется на одиннадцатом выходе блока 12 управления врезультате списывания этого напряжения до нулевого значения током +1 0ог источника 2 9 положительного образцового тока (ключи 25,28 разомкнуты).Фиксация нулевого уровня осуществляется сравнивающк 1 устройством 11. Повторитель 26 напряжения, обладающийвысоким входным сопротивлением, предотвращает разряд конденсатора 27через делитель 24 напряжения,Работа устройства во втором цикле отличается только противоположной полярностью напряжения Б, подаваемого на первый вход суммирующего интегратора 2, Изменение полярности14102Б осуществляется с помощью реверсивного переключателя (фиг.1), содержащего ключи 21 и 22, повторительнапряжения 17, операционный усилитель 20, резисторы 18 и 19. Операционный усилитель 20 и резисторы 18и 19, имеющие одинаковые значениясопротивлений, образуют инвертирующий усилитель с единичным коэффициентом усиления. Повторитель 17 напряжения обеспечивает высокое входное сопротивление устройства. Дляинверсии знака П необходимо ключ21 разомкнуть, а ключ 22 замкнуть,При замкнутом состоянии ключа 21 иразомкнутом состоянии ключа 22 знак0 сохраняется. Переключение полярноФсти входного напряжения позволяетпрактически без потери информации 20об измеряемой величине реализовать для собственных шумов аналоговой части преобразователя весовуюфункцию (фиг,9),применение которойдает возможность исключить влияние 25напряжения смещения и его дрейфа наточность преобразования. Цифровойэквивалент М напряжения Б можнополучить путем преобразования информативных интервалов времени ДТ., З 0ЬТ;,ЛТДТ,Л 6 ,Дй,1 (см.временнйедиаграммы) в соответствующие коды/ д1; ф 1 ф ф 11 ф 11 Йф 1181 ф 1 В и последунщего алгебраического суммированияэтих кодов в блоке преобразования 1535интервалов времени в код:Х12(е 2 Ял фгде 3 - коэффициент учитывающж количество уточняемых с помощью второго измерительного тракта разрядов 40выходного кода.Поскольку результат преобразованияопределяется суммой непримыкающихвременных интервалов, то для исключения накопления погрешности квантования необходимо синхронизироватьначало и конец каждого интервала (внашем случае кроме Лб и В 6 опорнойчастотой Го. В преобразователе подобная синхронизация осуществляется50путем подачи импульсов соответствующей частоты на входы стробированиясравниванмцих устройств 9 и 10,Рассмотрим работу блока 12 управления в соответствии с временнымидиаграммами, приведенными на фиг. 3.Импульсы с выхода делителя 30 часто- .ты поступают на вход двоично-десятичного счетчика 31, управляющего рабо 754той мультиплексора 33 и 34, на информационные входы этих мультиплексоров уровни логического нуля и логической единицы поданы таким образом, что на их прямых выходах воспроизводятся импульсные последовательности с периодом, равным длительности цикла измерения Т и длительностью импульса равной: для мультиплексора 33 - дли тельности временного интервала Тоодля второго мультиплексора -длительности временного интервала То (фиг.2 и фиг,З). Сигнал с прямого выхода мультиплексора 33 используется для .управления работой ключей 1 и 6, а с инверсного выхода - для управления работой ключа 8. Импульсная последовательность с инверсного выхода второго мильтиплексора 34 управляет работой ключа 16.Управляющий сигнал для ключа 3 и информативные интервалы времени АТ поступают с прямого выхода первого 1 К-триггера 41, а с его инверсного выхода управляется ключ 5, причем по 1-входу триггер 41 реагирует на передние фронты в импульсных последовательностях А 1 и 1, а по К - входуна передние фронтыв последовательности Д (фиг.З). Сигнал управления ключом 22 получается при совпадении сигналов Аи К 1 с последующей инверсией. Ключ 21 управляется импульсной последовательностью, являющейся результатом логического сложения сигналов А и К. Управление ключами 25 и 28 осуществляется с прямых выходов 1 К-триггеров 47 и 42 соответственно, а результат совпадения сигналов с инверсных выходов триггеров 47 и 42 представляет собой информативные интервалы времени ЛО. Переключение по 1-входу 1 К-триггера 47 и по К-входу 1 К-триггера 42 происходит либо передним фронтом сигнала с выхода сравнивающего устройства 10, либо передним фронтом последовательности А 2 (фиг. 3). 1 К-триггер 47 по К-входу реагирует на передние фронты импульсов с инверсного выхода мультиплексора 34. 1 К-триггер 42 по 1-входу реагирует на передний фронт сигнала с выхода сравнивающего устройства 11, Сигналы на первый и второй управляющие входы блока преобразователя 15 интервалов времени в код поступают соответственно .с прямого и инверсного выходов триггера 43, на Т-вход1410275 6 формула изобретениякоторого подана последовательность Вд с инверсного выхода мультиплексора 34. Импульсы "Сброс" формируются на выходе элемента 45 ИСКЛЮЧАЮЩЕЕ ИЛИ при каждом изменении логического уровня на прямом выходе триггера 43,С помощью конденсаторов 40, 42, 44 на прямых выходах триггеров 39, 43 и на кодовых выходах двоично-десятич ного счетчика 31 в момент подачи питания устанавливается уровень логического нуля, что обеспечивает требуемую логику работы блока 12 управле-. ния в установившемся режиме. 15Рассмотрим работу блока 15 в соответствии с временными диаграммами, приведенными на фиг. 7, Блок преобразования 1,5 интервалов времени в код содержит два аналогичных тракта, 20 используемых для получения соответственно старших и младших разрядов выходного кода, Оценка старших разрядов происходит следующим образом.25Импульсы опорной частоты йо поступают на вход "Прямой счет" первого реверсивного счетчика 54 при совпадении сигналов (по уровню логической единицы) на втором и третьем вхо - дах элемента П 50, на вход "Обратный 30 счет" при совпадении сигналов на втором и третьем входах элементов У 51. Передним фронтом импульса, появляющегося на выходе элемента П 57, в результате совпадения сигналов на его З 5 входах информация с выхода первого реверсивного счетчика 54 записывается в первый регистр 58, после чего счетчик 54 вершиной этого же импуль - са устанавливается в ноль (фиг. 4 40 и фиг. 5). Процесс обновления информации на выходе регистра 58 происходит с периодом, равным двум циклам измерения. Оценка младших разрядов выходного кода происходит во стором тракте 45 аналогичным образом. Повышение точности преобразования достигается в устройстве за счет исключения аддитивной составляющей погрешности, обусловленной влиянием напряжения смещения и его дрейфа, а также исключением всех других аддитивных составляющих погрешности, источники которых одинаково проявляют себя в первом и втором циклах (смещение порогов срабатывания схем сравнения, недоразрлд конденсаторов С и С, и т,д,). 1. Интегрирующии преобразователь напряжения в код, содержащий первый ключ, информационный вход которого является входной шиной, суммирующий интегратор, первый вход которого соединен через второй ключ с выходом источника положительного опорного напряжения и через третий ключ с общей шиной, второй вход - через четвертый ключ с выходом источника отри-. цательного опорного напряжения и через пятый ключ - с общей шиной, выход суммирующего интегратора подключен к первым входам первого и второго блоков сравнения, выходы первого, второго и третьего блоков сравнения соединены с первым, вторым и третьим входами блока управления соответственно, первый вход третьего блока сравнения соединен с общей шиной, а вторые входы первого и второго бло. ков сравнения соединены с выходом источника положительного порогового напряжения и выходом источника отрицательного порогового напряжения соответственно, выходы блока управления с первого по девятый соединены,соответственно, с управляющими входами первого, второго, третьего, четвертого, пятого ключей и первым информационным входом, входом "Сброс", первым и вторым управляющими входами блока преобразования интервалов времени в код, первые выходы которого являются выходной шиной а второй выход соединен с четвертым входом блока управления, о т л и ч а ю щ и йс я тем, что, с целью повышения точности, в него введены шестой, седьмой, восьмой, девятый и десятый ключи, первый и второй повторители напряжения, первый и второй операционные усилители, первый и второй токоограничивающие элементы, делитель напряжения, накопительный элемент, источник положительного образцового тока, причем третий вход суммирующего интегратора соединен через шестой ключ с его выходом, вьжод первого ключа через первый повторитель, напряжения и последовательно соединенные первьй и второй токоограничивающие элементы с четвертым входом суммирующего интегратора, инвертирующий вход и вьжод первого операционного усилителя подключены соответст 141027525 венно к точке соединения первого ивторого токоограничивающих элементов)к четвертому входу суммирующего интегратора, выход первого ключа соеди 5нен через седьмой ключ с неинвертирующим входом первого операционногоусилителя и информационным входомвосьмого ключа, выход которого соединен с общей шиной, неинвертирующий 1 Овход второго операционного усилителяподключен к выходу суммирующего интегратора, а инвертирующий вход -к выходу делителя напряжения, выходвторого операционного усилителя через 15девятый ключ соединен с входом второго повторителя напряжения, первым. входом накопительного элемента,информационным входом десятого ключа, объединен с выходом источника 20положительного образцового тока исоединен с вторым входом третьегоблока сравнения, выход десятогоключа и второй вход накопительногоэлемента соединены с общей шиной,десятый выход блока управленияподключен к входам стробированияпервого и второго блоков сравнения,выходы блока управления с одиннадцатого по шестнадцатый соединены 30с вторым информационным входом блока преобразования интервалов временив код и управляющими входами шестого, седьмого, восьмого, девятого идесятого ключей соответственно, вы 35ход второго повторителя напряженияподключен к входу делителя напряжения2. Преобразователь по п.1, о тл и ч а ю щ и й с я тем, что блок 40управления выполнен на делителечастоты, двоично-десятичном счетчике, двух мультиплексорах, трех1 К - триггерах и двух счетных триггерах, трех элементах И, двух элементах 4ИЛИ, элементе ИСКЛЮЧАЮЩЕЕ ИЛИ, элементе задержки и трех конденсаторах,причем вход делителя частоты является четвертым входом и десятым выходомблокаф а выход подключен к динамическому счетному входу двоично-десятичного счетчика, вход сброса счетчика черезпервый конденсатор соединен с общейшиной, а его выходы подключены ксоответствующим адресным входам первого и второго мультиплексоров, причем информационные входы первогомультиплексора с первого по седьмойявляются шинами логической единицы,а восьмой, девятый и десятый входыявляются шинами логического нуля,информационные входы второго мультиплексора с первого по девятый являются шинами логической единицы, а десятый вход - шиной логического нуля,инверсный выход первого мультиплексора является пятым выходом блока, прямой выход является первым и четвертым выходами блока и подключен к первому входу первого элемента ИЛИ, инверсному входу второго элементаИЛИ, первому входу первого элементаИ, инверсному входу второго элементаИ и Т-входу первого счетного триггера, инверсный К-вход которого через второй конденсатор соединен с общей шиной, причем второй вход первого элемента ИЛИ, точка соединения прямого входа второго элемента И и прямого динамического К-входа первого 1 К-триггера, прямой динамический 1- вход второго 1 К-триггера являются соответственно первым, вторым и третьим входами блока, выход первого элемента ИЛИ соединен с прямым динамическим 1-входом первого 1 К-триггера, инверсный выход которого является третьим выходом блока, а прямой выход является вторым и шестым выходами блока, инверсный К-вход второго счетчика триггера через третий конденсатор подключен к общей шине, инверсный выход является девятым выходом блока, прямой выход является восьмым выходом блока и соединен с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и через элемент задержки соединен с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход котрого является седьмым выходом блока, выход первого счетного триггера подключен к прямому входу второго элемента ИЛИ, выход которого является тринадцатым выходом блока, и второму выходу первого эле-, мента И, инверсный выход которого является четырнадцатым выходом блока, инверсный выход второго мультиплексора является двенадцатым выходом блока, соединен с прямым динамическим Т-входом второго счетного триггера и прямым динамическим К-входом третьего 1 К-триггера, выход второго элемента И подключен к прямому динамическому 1-входу третьего 1 К-триггера и прямому динамическому К-входу второго 1 К-триггера, причем прямые выходы второго и третьего 1 К-триггеров9 14 являются соответственно пятнадцатым и шестнадцатым выходами блока, а их инверсные выходы подключены к входам третьего элемента И, выход которого является одиннадцатым выходом блока.3. Преобразователь по п.1, о т ти ч а ю щ и й с я тем, что блокеобразования интервалов времени в од выполнен на генераторе импульсов порной частоты, шести элементах И, вух реверсивных счетчиках и двух араллельных регистрах, причем выходнератора импульсов опорной частоты вляется вторым выходом блока и подючен к первым входам первого, .втоого, третьего и четвертого элеменов И, вторые входы первого и второо элементов И являются первым инфорационным входом блока, а выходы ервого и второго элементов И соеди - ены соответственно с входами "Пряой счет" и "Обратный счет" первого еверсивного счетчика, вторые входы третьего и четвертого элементов И вляются вторым информационным вхоом блока, а выходы третьего и четертого элементов И подключены соот 10275в етственн о к входам "Прямой счет"и "Обратный счет" второго реверсивного счетчика, третий вход первогоэлемента И является первым управляющим входом блока, соединен с третьимвходом четвертого элемента И и первым входом пятого элемента И, третийвход второго элемента И является вто рым управляющим входом блока, соединен с третьим входом третьего элемента и первым входом шестого элемента И, вторые входы пятого и шестогоэлементов И являются шиной "Сброс" 15 блока, выход пятого элемента И соеди.нен с входом сброса первого реверсивного счетчика и прямым динамическим входом "Запись информации"первого параллельного регистра, вы ход шестого элемента И подключен квходу сброса второго реверсивногосчетчика и прямому динамическому вхо-.ду "Запись информации" второго параллельного регистра, причем выходыпервого и второго реверсивных счетчиков соединены с информационными входами первого и второго параллельныхрегистров соотвественно, выходы которых являются первым выходом блока.-и иР оставитель Н.Козловехред Л.Сердюкова Корре едактор Н,Горва Г.Решетник аказ 3495/ сно твенно-полиграфическое предприятие, г, Ужгород, ул. Проектная рои 57 Тираж 928ВНИИПИ Государственнопо делам изобретени 113035, Иосква, Ж, Ра комитета .СССРи открытийская наб д. 4/5