Приемник многочастотных сигналов

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКРЕСПУБЛИК ц 4 Н 04 1, 272 ИЗОБРЕТЕНИЯ ЕТЕЛЬСТВ ОМУ К АВТО ь тюков С,А. Троршков связи с РадиНЫХ СИГНАЛ я к радиоустойчиблок 1 выб ГОСУДАРСТВЕННЫЙ КОМИТЕТ ССС ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫИзобретение относится к радиотехнике и может использоваться в радиосистемах передачи информации для приема многочастотных сигналов.Цель изобретения - повышение помехоустойчивости.На фиг. 1 представлена структурная электрическая схема предлагаемого приемника; на фиг, 2 - один из 10блоков накопителей (вариант выполнения); на фиг. 3 - блок автоматической регулировки усиления; на фиг, 4блок вычисления ошибки синхронизации;на фиг, 5 - блок выбора максимального сигнала; на фиг, 6 - блок выбораминимального сигнала; на фиг, 7блок оценки уровня шума; на фиг, 8 -блок принятия решения.Приемник многочастотных сигналов 20содержит (фиг, 1) блок 1 выбора максимального сигнала, блок 2 полосовыхфильтров, блок 3 квадратичных детекторов, первый коммутатор 4, первый ивторой блоки 5 и 6 накопителей, пороговый блок 7, сумматор 8, блок 9 автоматической регулировки усиления, второй коммутатор 10, блок 11 принятиярешения, декодер 12, блок 13 вычисления ошибки синхронизации, управляе,мый тактовый генератор 14, формирователь 15 коротких импульсов, блок 16добавления - вычитания импульсов,блок 17 автоматической регулировкипорогов, состоящий из блока 18 выбора минимального сигнала и блока 19оценки уровня шума,Блоки 5 и 6 накопителей содержат(фиг, 2) первый и второй сумматоры 20и 21, усилитель 22 с регулируемым коэффициентом усиления и регйстр 23памяти. Блок 9 автоматической регулировки усиления содержит (фиг. 3) первый и второй ключи 24 и 25, счетчик26, инвертор 27 и блок 28 сравнения. 45Блок 13 вычисления ошибки синхронизации содержит (фиг. 4) распределитель29, умножитель 30, первый, второйи третий сумматоры 31-33 и делитель .34, Блок 1 выбора максимального сигна- б 0ла содержит (фиг, 5) первый, второйи третий блоки 35-37 памяти, счетчик 38 и блок 39 сравнения. Блок 18выбора минимального сигнала содержит(фиг. 6) первый и второй блоки 40 и41 памяти и блок 42 сравнения, Блок19 оценки уровня шума содержит (фиг,7)счетчик 43, первый, второй и третийсумматоры 44-46 и первый и второй умножители 47 и 48. Блок 11 принятия решения содержит (фиг, 8) первый и второй сумматоры 49 и 50, первый и второй квадраторы 5 1 и 52 и блок 53 сравнения.Приемник работает следующим образом.На вход приемника многочастотных сигналов (фиг, 1) поступает аддитивная смесь сигнала, спектр которого расширен псевдослучайными скачками по частоте (ПСЧ) с цифровым сообщением, передаваемым в виде частотной телеграфии (ЧТ), белого гауссовского шума и узкополосных помех. Блок 2 полосовых фильтров (БПФ) разделяет рабочий диапазон частот на отдельные каналы по количеству рабочих частот И.На выходе блока 3 квадратичных детекторов (БКД) формируются сигналы, по величине равные мощности аддитивных смесей сигнала, шума и помех в каждом канале. Возможны следующие комбинации смесей: шум; шум + сигнал шум + сиг. нал + помеха, Структура сигнала предполагает изменение частоты от символа ЧТ к символу, поэтому, расположив фильтры в блоке 2 в порядке следования частот, добиваются того, что сигнал последовательно переходит из фильтра в фильтр в порядке их расположения,С выхода блока 3 отсчеты мощностей сигналов поступают на вход первого коммутатора 4, который переключается с частотой следования символов ЧТ. Допустим, что сигнал в начальный момент времени передается на частоте, соответствующей 1-му фильтру, На следующем такте сигнал появляется в (1+1)- ом фильтре, а первый коммутатор 4 соединяет выход (+1)-го фильтра со своим 1-ым выходом. Таким образом, первый коммутатор, переключая на каждом такте выходы всех фильтров с одних своих выходов на другие, подключает фильтры, в которых появляется сигнал, к одному и тому же своему 1-му выходу, на котором он появляется в начальный момент времени, Допустим, что в одном из каналов, например в 1-ом присутствует узкополосная поМеха. Вследствие движения первого.коммутатора 4 помеха перемещается от одного выхода к другому, т,е. "расщепляется по спектру, в то время, как сигнал, находясь постоянно на одном и том же выходе первого коммутатора 4, сворачивается по спектру,3 13671 Таким образом, на выходе первого коммутатора формируются свертка сигнала и расщепленные по спектру помехи. Выходы первого коммутатора 4 подключе-.,5 ны к входам второго блока 6 накопителей, где осуществляется накопление с усреднением мощностей процессов на каждом из выходов первого коммутатора 4. Усреднение производится по рекур сивному алгоритму р 1 аС )и(5) где Р Р- мощности процессов навыходе первого коммутатора на 1-ом и(1+1) -ом тактах соответственно;Р, Р". - средние значения мощф с 1ностей процессов на1-ом и (1+1)-ом тактахсоответственно.Из текущего значения мощности в первом сумматоре 20 второго блока 6 25 накопителей вычитается предыдущее ус- редненное значение мощности процесса (фиг, 2). Полученная разность умножается на коэффициент 1/Р в усилителе 22 и складывается во втором 30 сумматоре 21 с предыдущим значением средней мощности процесса в данном канале Р.Полученное новое значение средней мощности Р+, записывается в регистр 23 памяти вместо предыдущего среднего Р, Таким образом, в каждом иэ Н регистров 23 памяти второго блока 6 накопителей хранится текущее и среднее значения мощности процесса. При нали чии в К частотных каналах помех с мощностями Р, где 1 - номер канала, аддитивного шума мощностью Р)ц в каждом из М каналов и полезного сигнала ПСЧ мощностью Р в -ом канале, со" 45 держимое х-го накопителя равноР = Р + Р + -Р (2) правую части1 до К, палу-Р;) . (6)(9) В этом случае иэ (4) можно определить мощность каждой помехи. Выход первого блока 5 накопителей подключен к входу порогового блока 7, на выход которого подключаются регистры памяти, содержимое которых превышает порог, т,е, те, в которых присутствуют узкополосные помехи. С выхода порогового блока 7 эти значения поступают на первый вход блока 17 автоматической регулировки порогов, на втдрой вход которого поступают значения с выхода второго блока б накопителей, а на третий вход - с выхода первого блока 5 накопителей. Блок 17 содержит (фиг. 1) блок 18 выбора минимального сигнала, в котором формируется значение Р:", а также блок 19 оценки уровня шума, формирующий значение Р) Поа остальных150рар+Рии)3Одновременно для анализа ситуации выходы блока 3 квадратичных детекторов подключены к входам первого блока 5 накопителей, построенного аналогично второму блоку б накопителей. Но в первом блоке 5 накопителей помехи не расщепляются, если они узкополосные,70 4а сигнал ПСЧ сканирует по накопителям в порядке их расположения последовательно. Поэтому содержимое регистра 23 памяти первого блока 5 накопителей, в которых есть помехи, равно Р, =Р +-Р+Р1(4)и,Я сф а в остальных соответственно Просуммировав левую ивыражения (4) по 1 отчимКК4,Р =Р+ ИР+и,На основании (3), (5) и (6) можно записать, что кХ Р". - ЕРр: р Е--- , (7)Ш )1 М Из (7) видно, что по содержимому первого и второго блоков 5 и 6 накопителей однозначно определяется мощностьшума, Если мощность сигнала во всехчастотных каналах равна, то вычисления можно упростить, определив Р изсигналу управления с синхронизирующего вхада в первый и второй блоки40 и 41 памяти блока 18 (фиг, 6) записываются одновременно величины издвух соседних регистров памяти первого блока 5 накопителей (фиг, 1). Онисравниваются в блоке 42 сравнения(фиг. 6), и меньшая из них по сигналу управления с блока 42 сравнения 10записывается во второй блок 41 памяти. Затем в первый блок 40 памятипо сигналу управления с синхронизирующего входа поступает новое значениесо следующего регистра памяти, и, если оно меньше хранящегося во второмблоке 41 памяти, то им заменяется содержимое второго блока 41 памяти ит.д. После проверки всех регистровпамяти первого блока 5 накопителейво втором блоке 41 памяти остаетсяминимальное значение, равное Р, Этозначение поступает на третий входблока 19 оценки уровня шума, структурная схема которого представлена 25на фиг. 7. На первый вход блока 19 свыхода порогового блока 7 (фиг.7) поступают значения Р. , которые посленакопления в первом сумматоре 44 обракзуют значение с Р . , ОдновременноГ 31,в счетчике 43 формируется число К,равное количеству значений, поступающих на вход первого сумматора 44. Впервом умножителе 47 формируется значение КР . Во втором сумматоре 45кФ4формируется разностьР . - КР, Вовтором умножителе 48 полученная разность умножается на 1/Н, где Я - количество рабочих частот. В третьемсумматоре 46 полученное во второмумножителе 48 значение вычитается иэ+Величины Р , поступиВшей с Второго 45о фвхода блока 19. Таким образом на выходе блока 19 получаем величину уровняшума Р . Сигнал с выхода блока 17(фиг, 1) поступает на вход пороговогоблока 7 для управления порогом, а также на первый вход блока 9 автоматической регулировки усиления, Функциональная схема блока 9 представленана фиг, 3. При появлении разности навыходе блока 28 сравнения (фиг. 3)между содержимым счетчика 26 и значением Р, поступающим на первый входблока 9, открывается или первый ключ24 на уменьшение содержимого счетчика 1367170 626 через его реверсивный вход, иливторой ключ 25 через инвертор 27 наувеличение содержимого счетчика 26через чего прямой вход в зависимостиот знака разности на выходе сумматора блока 28 сравнения. Кроме того, вначале работы блок 9 (фиг. 1) обеспечивает линейный спад коэффициентаусиления от 1 до 1/Р . На второй входблока 9 подается синхросигнал в видепоследовательности импульсов с частотой следования символов ЧТ. Выход блока 9 подключен к управляющим входампервого и второго блоков 5 и 6 накопителей (фиг, 1). Выходы второго блока6 накопителей подключены к входам блока 1 выбора максимального сигнала,функциональная схема которого представлена на фиг. 5. По импульсу опроса с синхрониэирующего входа в первыйи второй блоки 35 и 36 памяти записываются значения с двух соседних выходов второго блока 6 накопителей. Этизначения сравниваются в блоке 39 сравнения, Если содержимое второго блока 36 памяти больше содержимого первого блока 35 памяти, на выходе блока 39 сравнения формируется импульс,разрешающий перепись содержимого второго блока 36 памяти в первый блок 35памяти и содержимого счетчика 38 втретий блок 37 памяти. После опросавсех выходов второго блока 6 накопителей в третьем блоке 37 памяти оказывается записанным номер выхода второго блока 6 накопителей, сигнал накотором максимален. Это число 1 поступает на вход сумматора 8 (фиг,1),который формирует значение разности(М), показывающее, на сколько тактов необходимо сдвинуть первый коммутатор 4, чтобы сигнал появлялся наего центральном выходе, который подключен к первому входу блока 11 принятия решения. Сигнал с выхода сумматора 8 подается на управляющий входблока 16 добавления - вычитания, который изменяет тактовую частоту синхросигнала так, что первый и второйкоммутаторы 4 и 10 устанавливаютсяв положение, при котором сигнал подключается к центральному выходу первого коммутатора 4, а на выход второго коммутатора 10 поступает оценкаситуации на текущей частоте: если натекущей частоте помехи нет, то на второй вход блока 11 принятия решенияпоступает значение Р при наличии170 8вого блока накопителей (фиг, 1), соответствующих "единичной" и "нулевой, частотам. Решение о передаваемом символе принимается по максимальному отклонению значения на первом входе от соответствующего значения на втором входе блока 11 (фиг. 8). В первом и втором сумматорах 49 и 50 формируются две разности, Полученные разности возводятся в квадрат в первом и вто-ром квадраторах 51 и 52, и значения на выходах первого и второго квадраторов 5 1 и 52 сравниваются в блоке 53 сравнения. На выходе блока 11 принятия решения формируется переданное цифровое сообщение, которое поступает на вход декодера 12, где декодируется и подается на выход приемника многочастотных сигналов. 7 1367Фпомехи - Р После установки первого и второго коммутаторов 4 и 10, т.е. отработки грубой ошибки синхрониза - ции, центральная ячейка регистра памя-.5 ти второго блока 6 накопителей, две соседние с ней ячейки памяти со зна - чением Р подключаются к входу блоика 13 вычисления ошибки синхронизации, Ошибка синхронизации в блоке 13 оценивается по формуле Р - Р Р +Р + Р - ЗР+л - ду(10) где Р и Р, - значения, накопленныев соседних справа ислева ячейках второгоблока б накопителей;д - относительная ошибка Формула изобретения Приемник многочастотных сигналов, содержащий блок полосовых фильтров, выходы которого через блок квадратичных детекторов подключены к сигнальным входам первого блока накопителей, а также второй блок накопителей и блок автоматической регулировки порогов, выходы которого подключены к управляющим входам порогового блока, при этом вход блока полосовых фильтров является входом приемника, о т -л и ч а ю щ и й с я тем, что, с целью повышения помехоустойчивости, введены два коммутатора, блок автоматической регулировки усиления, последовательно соедипенные блок принятиярешения и декодер, выход которого является выходом приемника, блок вычисления ошибки синхронизации, блок выбора максимального сигнала, сумматори последовательно соединенные управляемый тактовый генератор, формирователь коротких импульсов и блок добавления- вычитания импульсов, к управляющим входам которого подключены выходы сумматора, входы которого соеди-нены с выходами блока выбора максимального сигнала, сигнальные входы которого соединены с сигнальными входамиблока вычисления ошибки синхронизации,выходы которого подключены к входамуправляемого тактового генератора, свыходами второго блока накопителей,к сигнальным входам которого подключены выходы первого коммутатора, и спервыми входами блока автоматическгиЪ по задержке. 20Функциональная схема блока 13 представлена на фиг, 4, На вход блока 13 с выхода второго блока 6 накопителей (фиг, 1) поступают четыре значения Р , Р . , Р, причем25 через распределитель 29 (фиг. 4) значения Р, и Рпоступают на первый сумматор 31, Р, Р Р, - на второй сумматор 32, а Р, - на вход умножителя 30, Выходы второго суммато ра 32 и умножителя 30 подключены к входам третьего сумматора 33, на выходе которого формируется значение Р + Р + Р -ЗР , Выходы первого и третьего сумматоров 31 и 33 подклю чены к входам делителя 34, выход которого подключен к выходу блока 13. Значение ошибки синхронизации д с выхода блока 13 поступает на управляющий вход управляемого тактового ге нератора 14 (фиг, 1), с выхода которого синхросигнал через формирователь, 15 коротких импульсов и блок 16 поступает на управляющие входы первого и второго коммутаторов 4 и 10, блок 45 9, блок 1 выбора максимального сигнала и блок 18 выбора минимального сигнала. Выходы первого и второго коммутаторов 4 и 10 подключены соответственно к первому и второму входам бло ка 11 принятия решения. Функциональная схема блока 11 принятия решения представлена на фиг, 8. На первый вход блока 11 поступают два значения с выходов первого коммутатора 4, соответствующие текущим значениям "единичной" и "нулевой частот, На второй вход блока 11 принятия решения поступают значения из ячеек памяти пер 9 1367170 1,0регулировки порогов, к вторым входам ним входам блока сравнения, выход кокоторогЬ подключены выходы порогово- торого соединен с управляющим входомго блока, сигнальные входы которого первого ключа, выход которого подклюсоединены с выходами первого блока 5 чен к реверсивному входу счетчика,накопителей, к управляющим входам ко- и с входом инвертора, выход котороготорого подключены выходы блока автома- подключен к управляющему входу второтической регулировки усиления, с тре- го ключа, сигнальный вход и выходтьими входами блока автоматической ре- которого соединены соответственно сгулировки порогов, выходы которого 0 сигнальным входом первого ключа, коподключены к сигнальным входам блока торый является управляющим входомавтоматической регулировки усиления, блока автоматической регулировки усии с сигнальными входами второго ком- ления, и с прямым входом счетчика,мутатора, выходы которого подключены а другие входы блока сравнения являк первым входам блока принятия реше ются сигнальными входами блока автония, к вторым входам которого подклю- матической регулировки усиления,чены выходы первого коммутатора, уп-. 4. Приемник по п, 1, о т л и ч а -равляющий вход которого соединен с ю щ и й с я тем, что блок вычисленияФсинхронизирующим входом блока выбора ошибки синхронизации содержит тримаксимального сигнала, с выходом бло сумматора, умножитель, делитель ика добавления-вычитания импульсов, с распределитель, одни выходы которогоуправляющим входом блока автоматичес- подключены к входам первого и второкой регулировки усиления, с синхро- го сумматоров, выходы которых соединизирующим входом блока автоматичес- нены соответственно с одними входамикой регулировки порогов и с управля делителя, выходы которого являютсяющим входом второго коммутатора, при- выходами блока вычисления ошибки синчем выходы блока квадратичных детек- хронизации, с одними входами третьеторов и блока автоматической регули- го сумматора, другие входы и выхоДыровки усиления соединены соответст- которого соединены соответственно свенно с сигнальными входами первого 30 выходами умножителя, к входам которокоммутатора и с управляющими входами го подключены другие выходы распредевторого блока накопителей. лителя, и сдругими входами делите 2. Приемник по п. 1, о т л и - ля, а входы распределителя являютсяч а ю щ и й с я тем, что,каждый сигнальными входами блока вычисленияблок Накопителей содержит усилитель З 5 ошибки синхронизации,с регулируемым коэффициентом усиления, два сумматора и регистр памяти, 5. Приемник по п. 1, о т л и ч авыходы которого подключены к одним ю щ и й с я тем, что,блок выборавходам первого сумматора, другие вхо- максимального сигнала содержит триды которого являются сигнальными вхо блока памяти, счетчик и блок сравнедами блока накопителей, и к одним ния, выход которого соединен с управлявходам второго сумматора, другие вхо- ющими входами первого блока памяти, кды и выходы которого соединены соот- сигнальным входам которого подключеветственно с выходами усилителя с ре- ны выходы второго блока памяти, игулируемым коэффициентом усиления, к 45 третьего блока памяти, К сигнальнымсигнальным входам которого подключены входам которого подключены выходывыходы первого сумматора, и с входа- счетчика, вход которого соединен сми регистра памяти, которые являются управляющим входом второго блока павыходами, блока накопителей, управля- мяти и является синхронизирующим вхоющими входами которого являются уп дом блока выбора максималЬного сигнаравляющие входы усилителя с регули- ла, сигнальными входами которого явруемым коэффициентом усиления. ляются сигнальные входы второго бло 3. Приемник по п. 1, о т л и ч а- ка памяти, выходы которого подключеныю щ и й с я "тем, что блок автомати- к одним входам блока сравнения, друческой регулировки усиления содержит 55 гие входы которого соединены с выдва ключа, блок сравнения, инвертор ходами первого блока, памяти, а выхои счетчик, выходы которого являются ды третьего блока памяти являются вывыходами блока автоматической регу- ходами блока выбора максимальноголировки усиления и подключены к од- сигнала.136716, Приемник по п, 1, о т л и ч аю щ и й с я тем, что блок автоматической регулировки порогов содержит блок оценки уровня шума и блок выбо 5 ра минимального сигнала, выходы которого подключены к первым входам блока оценки уровня шума, выходы которого являются выходами блока автоматической регулировки порогов, первы ми, вторыми и третьими входами которого являются соответственно вторые и.третьи входы блока оценки уровня шума и сигнальные входы блока выбора минимального сигнала, синхронизирую Б щий вход которого является синхронизирующим входом блока автоматической регулировки порогов,7. Приемник по и, 1, о т л и ч а -ю щ и й с я тем, что блок принятия 20 решения содержит блок сравнения, два сумматора и два квадратора, выходы которых подключены к входам блока сравнения, выход которого является выходом блока принятия решения, пер выми и вторыми входами которого являются соответствующие входы первого и второго сумматоров, выходы которых подключены соответственно к входам первого и второго квадраторов. 308. Приемник по и, 6, о тличаю щ и й с я тем; что блок выбора минимального сигнала содержит два блока памяти и блок сравнения, к входам ко 70 12торого подключены выходы первого блока памяти и второго блока памяти, управляющий вход и сигнальные входы которого соединены соответственно с выходом блока сравнения и с выходами первого блока памяти, сигнальные входы и управляющий вход которого являются соответственно сигнальными входами и синхронизирующим входом блока выбора минимального сигнала, выходами которого являютбя выходы второго блока памяти. 9 Приемник по п, Ь, о т л и ч а -ю щ и й с я тем, что блок оценкиуровня шума содержит три сумматора,два умножителя и счетчик, входы и выходы которого соединены соответственно с входами первого сумматора, выходы которого подключены к одним входам второго сумматора, и с однимивходами первого умножителя, выходыкоторого подключены к другим входамвторого сумматора, выходы которогочерез второй умножитель соединены содними входами третьего сумматора,выходы которого являются выходамиблока оценки уровня шума, первыми,вторыми и третьими входами которого являются соответственно другие ивходы первого умножителя, входы счетчика и другие входы третьего сумматора,. 1367170 Составитель Техред Л.Се Москевичюкова Лисин едакт рректор Л.Патай Заказ 6852/ нее В 3035,ул. Проектная, 4 изводственно-полиграфическое предприятие, г. И Госуд делам и Москва,аж 660 Подлрственного комитета СССР обретений и открытийЬ, Раушская наб., д. 4/5