Устройство для возведения в степень

О П И С А Н И Е ( 616628"- -ИЗОБРЕТЕН ИЯ Союз Советских Социал истицеских Республик.Вовота Министров СССР по делам изобратоннй и откр)нтий(43) Опубликовано 25.07.78, Бюллетень (45) Дата опубликования описания 23,06 5 З) УДК 681.325 (088.8)(54) УСТРОЙСТВО ДЛЯ ВОЗВЕДЕНИЯ В СТЕПЕНЬ для вычисления экспожащее счетчик, счет. схему сборки (1). ачено для вычисле от аргумента в чщ остнгается это теи (М + 1).й сумма что устройство содер. оры-вычнтатели,г 5 Изобретение относится к цифровой вычислительной технике и может быть применено для аппаратной реализации возведения числа одно. временно в степень от первой до М-ой и вычнс лительных и управляющих устройствах и системах.Известно устройствоненциальной функции, содерчнк.регистр, схемы запрета нЭто устройство предназнння только одной функциило. импульсном коде.Известно устройство для вычисления степенных функций, содержащее реверсивные н суммирующие счетчики, вентили, триггер, генератор импульсов, множительно делительное устройство 121. В этом устройстве одновременно вычисляется только одна степенная функция,Известно арифметическое устройство специ. ализнрованной цифровой вычислительной машины, содержащее сумматоры, регистры, логичес. кие элементы, схемы анализа разрядов, схему выработки цифр частного н т. д. 3). Прн помощи этого устройства невозможно, одновременно вычислить несколько стеленных функций. Наиболее близким к изобретению являет.ся устройство, позволяющее возводить двоичные числа в степень М и содержащее М + 1регистров (где М - показатель степени), входы сдвига которых соединены с выходами бло.ка управления, первые выходы регистров с первого по (М - 1).й соединены соответственно спервыми входами первого - (М - 1)-го сумматоров-вычнтателей, выходы которых соединенысоответственно с входами первого - (М - 1).горегистров 41,Известное устройство предназначено длявозведения чисел только в одну степень Мза один процесс вычисления и не позволяетодновременно вычислить все степени до М вклвчнтельно. Кроме того, время вычисления зависит от величины М,Целью изобретения является расширениефункциональных возможностей, заключающеесяв одновременном получении всех стеценейчнсла с первой по М.ю, а также исключения зависимости быстродействия от значения ноказателя степени.(й) блоков. сдвига, блок памяти и блок анализа знака и сходимости, причем второй выход первого регистра соединен с входом блока анализа, знака и сходимости, первый выход которого соединен с входами управле. ния первого - (Й1)-го,сумматоров-вычитате- з лей, второй выход - с входом блока управле. ния, вторые выходы второго - й-го регистров . соединены соответственно с первыми входами первого - - 1)-го блоков сдвига, первый -(И - 1)-й выходы первого блока сдвига соедине- О ны соответственно со вторвьа входами третьего - (И + 1) го сумматоров-вычитателей, пер вый - (й)- выходы -го блока сдвига соответственно соединены с ( + 1) входами ( ." 2) - (ч1)-го сумматоров-вычитателей, выход (И)-го блока сдвига соединен с Ч.м входом (М + 1)-го сумматоро-вычнтателя, лер; иый вход блока памяти соединен со вторыми входами первого и второгосумматоров- вычитателей, второй вход - с третьим входом третье- О го сумматора.вычитателя, -ыйЪыход - с (+1) м входом ( + 1)-го сумматора-вычитателя, й.ый выход - с (й +. 1) -м входом (й + 1) -го сумматора-вычитателя, вход блока памяти и вторые входы первого - (й)-го блоков сдвига сое. динены с выходами блока управления.Такое устройство позволяет одновременнополучить все степени числа с первой по И-ую,причем время вычисления постоянно для любо:го значения. й, 30На чертеже представлена бла-схема устройства для возведения в степень.Устройство содержит сумматорывычита.тели 1.1 - 1, й1, регистры 2,1 - 2. Ч + 1, блоки сдвига 3.1 - 3;йблок памяти 4, блок анализа знака и сходимости 5 и блок управле.ния 6, Первые входы регистров 2,1 - 2.М1 .соединены с первыми входами сумматоров-вычитателей- 1.Й1 соответственно, выходы которых соответственно соединены с входамн этих регистров. Второй выход первого регистра 2.1 соединен с входом блока анализа знака и сходимости 5, первый выход которо. го соединен с входами управления сумматоров. вычитателей 1.1 - 1,й1 а второй выход - с 4 входом блока управления 6, Вторые выходырегистров 2,2 - 2. Ч соединены с первыми входами блоков сдвига 3,1 - 3.Ч - 1 соответственно. Первый выход блока сдвига 3.1 соединен с вторым входом сумматора-вь 5 читате. оля 1,3, второй выход - с вторым входом сумматора-вычитателя 1,4, -ый выход - с вторымвходом сумматора.вычитателя 1.+ 2, а (й - 1).йвыход - с вторым входом сумматора - вычитателя 1, И+1, Первый - (М - 2)-й выходы второго блока сдвига 3,2 соединены соотвстствен., но с третьими входами сумматоров вычитателей1.4 - 1. Ч+1, Первый + (М - ).й выходы -го блока сдвига 3, соединены соответственно с( - 2) - . й. Выход блока сдвига 3, М - 1 соединен с й.ым входом сумматора-вычитателя1. й1. Первый выход блока памяти 4 соеди.нен с вторыми входами сумматоров-вычитателей 1,1 и .2. По этому вь 5 хдду выдает:я кон.станта 2, где- номер итерации. Второйвыход блока памяти 4 соединен с третьим входом сумматора-вычитателя 1,3, По этому вы.% гходу выдается константа 2 .ый выход блока памяти 4 соединен с (1)-м входом суьематара-вычитателя 1,ф,1, По этому выходувыдается константа 2 . й й выход блокапамяти 4 соединен с (й)-м выходом сумматора.вычитателя 1, й1, Выходы блока управ-:ления 6 соединены соответственно со входамисдвига регистров 2.1 - 2, й1, вторыми входами блоков сдвига 3.1 - 3. й - 1 и входомблока памяти 4,Входом устройства является вход первого регистра 2.1. Выход)м устройства для вто.рой степени является выход регистра 2.3, длятретьей степени - . выход регистра 2,4, для 1-йстепени - выход регистра 2;1, Д 5 тя й ойстепени - выход регистра 2, й1.Вычисление одновременно степени числас первой по И-ую выполняется по разностно-,итерационному алгоритму, записанного систе.мой рекуррентных соотношенийг,.х У =Х-Х =Е;-С,г Л 55 - -Оф 5 1- 5 5 7О 1 012)Ч 2-и 5 , и В описываемом устройстве рекуррснтныесоотношения вычисляются параллельно. Макси.мальное количество итераций равно и+ 1, гдеи - число разрядов аргумента ХПервоначально все регистры 2.1 - 1,й+ 1устанавливаются в нулевое состояние, В регистр2.1 заносится аргумент Х. Включается генератортактовых импульсов в блоке управления 6, 5с; выходов которого в каждой итерации выда.ется последовательность (серия) тактовых импульсов.Вычисления в 1-ой итерации выполняются следующим образом.Последовательность тактовых импульсовсдвигает подаваемые в блоки сдвига 3.1 -З.й - 1 содержания соответствующих регистров2.2 - 2, й. В блоке сдвига 31 формируютсявсе члены рекуррентных соотношений, содержащие значение Хг. В блоке сдвига 3,2 формируются все члены рекуррентиых соотношений,содержащие значение 01. В блоке сдвига 3.3формируются все члены рекуррентных соотношений, содержащие значение В 1 н т. д.Полученные величины с выходов блоковсдвига 3,1 - 3. й - 1, константы с выходов блока памяти 4 и содержания регистров 2,2 - 2.й+ 1 продвигаютси поразрядно каждым такто.вым импульсом.на соответствующие входы сум.25маторов- вычитателай 1.3 -.1, й+1. На входысумматоров-вычитателей 1;1 -1.2 продвигают.ся содержания. регистров 2,1 - 2.2 соответственно и константа с первого. входа блока памяти4. Результаты суммирования вычитания с выходов сумматоров-вычитателей 1.1 - 1. й+ 1заносятся младшими разрядами. вперед в освобождающиеся при сдвиге старшие разряды регистров 2.1 - 2, й + 1 и продвигаются в сто-.рону младших разрядов. После каждой итерации в регистрах 2,1 - 2. й+ 1 записаны промежуточные результаты. По знаку содержаниярегистра 2,1 в блоке анализа знака и сходи.мости 5 вырабатывается сигналф:, определяю.щий режим сложения-вычитания йо соответствующим входам в сумматорах-вычнтателях 11 -1.й+1;В следующих итерациях вычисления производятся аналогично,45Особенностью приведенного алгоритма. является то, что при нулевом содержании регистра2,1 процесс вычисления закончен и в регистрах2.2 - 2. й+ 1 содержатся точные значения.вы.числяемых функций, причем этот момент для50большинства значений аргументов наступает наитерации, номер которых меньше и,После выполнения цикла вычисления, состоящего иэ п+1 итераций, или при равенственулю содержания регистра 2.1 (в последнем55случае со второго выхода блока анализа знакаи сходимости 5 на блок управления 6 выдается сигнал останова и выдача тактовых импуль.сов ыа следующей итерации прекращается) врегистрах 2.1 - 2, й + 1 соответственно содержатся значения степеней аргументов от первой до й.й включительно. Время одновременного возведения в степень в тактах равно Т(пз + и (2 оп+1), где е - число дополнительных разрядов для компенсации погрешности при сдвиге.Сравнительные испытания данного изобре.тения с известным показали, что изобретение позволяет одновременно получить первую, вторую, третью, , й-ю степени числа, причем вре.мя вычисления не зависит от значения й. Это позволяет использовать изобретение в различ.ных вычислительных и управляющих устройствах и системах.Формула изобретенияУстройство для возведения в степень, содержащее й + 1 регистров (где й - показатель степени), входы сдвига которых соединены с выходами блока управления, первые выходы регистров с первого по (й - 1) й соединены соответственно с перв; ви входами первого (й - 1).го сумматоров-вычитателей, выходы которых соединены соответственно со входами первого - (й).го регистров, о т л и ч а ю.щ е е с я тем, что, с целью расширения его функциональных возможностей, заключающегося в одновременном получении всех степеней числа с первой по й-ю,. устроиство содержит й и (й+ 1)-.й сумматоры-вычитатели, (М - 1) блоков сдвига, блок памяти и блок анализа знака и сходимости, причем второй выход первого регистра соединен с входом блока знали. за знака и еходимости, первый выход которого соераен с входами управления первого - (й+1)-го сумматюров-вычитателей, второй вы ход - со входом блока управления, вторые вы. ходы второго - И-го регистров соединены соответственно с первьцми входами первого (й - 1)-го блоков сдзига, первый - (й - 1)-й выходы первого блока сдвига соединены соответственно ео вторйми входами третьего - (й ф 1).го сумматоров-вычитателей, первый - (М - )-й выходы -го блока сдвига соответственно соединены с (1+1) входами (+2) - й-го сумматоров.вычнтателей, выход (й - 1) -го блока сдвига соединен с й-ым входом (й+ 1)-го сумматора-вычитателя, первый выход блока памяти соединен со вторыми входамипервого н второго сумматоров.вычитателей, второй выход - с третьим входом третьего сумматора-вычитатегя, -й выход - с (+ 1).м входом ( + 1)-го сумматора.вычитателя, М.ый выход - с (й + 1)-ым входом (й+ 1)-го сумматора-вычитателя, входблока памяти н вторые входы первого(й - 1) -го блоков сдвига соединены с выходами блока управления.Источники информации, принятые во внимание при экспертизе:616628 Сосивнтель А, РейхенбергТехред З,Фанта . Корректор Е.Пайп ктор Е,Тираж 826 Подпнсдарственного комитета Совета Мнннстравпо дена:,. л :5 ретений ы открытий .113035, М аа, Ж - 35, Раушскаа наб., д. 4 каз 404645ЦНИИПИ Госу П 1 П зтент", г, Ужгород, ул. Проектная, 4 1. Авторское свидетельство СССРНГ 369565,кл, 6 06 Е 7/38, 1970. 2. Авторское свидетельство СССРНГ 336669,кл. 6 06 Е 7/38, 1969. 3, Авторское свидетельство СССР И 234753,кл, 6 06 Е 7/38, 1967, 4. Авторское свидетельство СССР Иф 425175,кл. 6 06 Е 7/38, 1972,