Устройство для мажоритарного декодирования в целом

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 1243 А 1 а 4 Н 03 М 13/ АРСТНЕННЫЙ КОМИТЕТ ССС АМ ИЗОБРЕТЕНИЙ И ОТКРЫТ ОСПО Д ПИСАНИЕ ИЗОБРЕТЕНИ ВЬ 1 К гну ИДКТЕЛЬСТНЧ А 8 ТОРСНОМ(56) Авторское свидетельство СССРУ 1045383, кл. Н 03 К 13/32, 10,06.8Авторское свидетельство СССРВ 1109902, кл. Н 03 К 13/32, 08.04.8(54) УСТРОИСТВО ДЛЯ МАЖОРИТАРНОГОДЕКОДИРОВАНИЯ В ЦЕЛОМ(57) Изобретение может найти применение в системах передачи информации с трехкратным дублированием сообщений. Применение этого устройства позволяет повысить быстродействие. Устройство содержит аналоговый демодулятор 1, квантизатор.2, регистры 3, 4 памяти, элементы И 5, б, элементы ИЛИ 7, 8, блоки 9, 10 ключей 11, сум. маторы 12 - 14, вычитатели 15 - 18, пороговые элементы 19, 20, элемент НЕ 2 1, счетчик 22, логический блок 23; блок 24 усилителей 25, делитель 26, источник 27 опорных напряжений, коммутаторы 28 - 31, перемножители 32, 33, триггер 34, выходной регистр 35 и блок 36 управления. Запись каждого повторения квантованного и дис кретизированного входного сигнала12431 производится в регистры 3, 4 памяти,Фричем каждое следующее повторениевыталкивает предыдущее из регистра3 в регистр 4. С помощью сумматоров12 - 14, вычитателей 15 - 16 и пороговых элементов 19, 20 производитсядекодирование сообщения с учетом предыдущих повторений и передача егона выход устройства с помощью ком 01мутаторов 30, 31 и выходного регистра35. Введение блока 36 управления,логииескбго блока 23, блока 24 усилителей 25, делителя 26, перемножителя32 и коммутатора 29 позволяет сократить:время анализа, если решение оправильном приеме может быть пРинятопо первьпч.двум из трех повторений,Изобретение относится к вычислительной технике и технике связи иможет использоваться в системах передачи информации с трехкратным дублированием сообщений.Цель изобретения - повышение быстродействия.На фиг,. 1 приведена функциональнаясхема устройства; на фиг. 2 - схемаблока управления; на фиг, 3 - схемаквантизатора.Устройство для мажоритарного декодирования в целом содержит аналоговыйдемодулятор 1, квантизатор 2, первыйи второй регистры 3 и 4 памяти,первый и второй элементы 5 и 6 И,первый 7 и второй 8 элементы ИЛИ,первый и второй блоки 9 и 10 ключей11, первый, второй, третий сумматоры12-14, первый, второй, третий, четвертый вычитатели 15-18, первый ивторой пороговые элементы 19 и 20,элемент НЕ 21, счетчик 22, логическийблок 23, блок 24 усилителей 25, делитель 26, источник 27 опорных напряжений, первый, второй, третин и четвертый коммутаторы 26-31, первый и второй перемножители 32 "и 33, триггер34, выходнои регистр 35 и блок 36управления,Логический блок 23 состоит из первого 37 и второго 38 элементов И ипервого 39 и второго 40 элементов НЕ.Блок управления включает хронизатор41, первый, втброй, третий счетчики42-44, триггеры 45-49 с первого попятый, первый и второй ключи 50 и 51,первый 52 и второй 53 элементы ИЛИи элементы 54-58 задержки с первогопо пятый.1Квантизатор 2 может состоять изпреобразователя 59 на (М) триггерах 60, формирователя 61 пороговыхуровней, дешифратора 62 на (М) эле.ментах 63 И и многоустойчивого элемента 64. Квантизатор 2 предназначейдля преобразования входного аналого 2вого сигнала, дискретизированного ваналоговом демодуляторе, в выходнойМ-ичный дискретный сигнал.Первый элемент 5 И открыт только 5 на время обработки сигналов второгоповторения, а второй элемент 6 И от- .крыт только на время прохожденияпервсго и третьего повторов информационных символов.О ПИсточник 27 опорных напряжений вы.дает на первые выходы напряжения, соответствующие определенным значениям количеств М зон квантования, а на вторые выходы - напряжения, соответствующие определенным значениям количест:в Н повторов.Физическая сущность алгоритма 2 б функционирования заключается в том,что при вынесении решения по соответствующему информационному символуучитывают не только все повторенияэтого символа, но и имеющееся число.,повторений. С учетом этого замечанияалгоритм функционирования устройства имеет вид1, еслиХрН (М - 1)1О, если, Х, +(Н) (М)Н (М)где1-й информационный сигнал(символ);Х - -е повторение 1-го информационного сигнала в видесоответствующего сигналана выходе квантизатора 2; Н - количество повторений информационного сигнала; Мколичество зон квантованияв квантизаторе 2, 1243101Из анализа выражения (1) следует, что решение может быть вынесено не только по Н повторениям (=1,Н), но и по меньшему их количеству, что сокращает время на принятие решения.Коммутаторы 28 и 29 выполнены в виде наборных полей. Выходные напряжения определяются положением соответствующих перемычек.Счетчик 22 выполнен таким образом, что сигнал переполнения на его выходе появляется при поступлении на его вход К -го сигнала (здесь количество информационных сигналов в кодограмме)По управляющемусигналу от блока 36 управления счетчикустанавли - вается висходное (нулевое)состояние.Коммутаторы 30 и 3", управляются .сигналами с выхода блока 36 управления. Выходы коммутатора 31 соединены с единичными входами ячеек памяти регистра 35, выходы коммутатора 30 соединены с нулевыми входами соответствующих ячеек памяти регистра 35.Блок 36 управления (фиг. 2) работает следующим образом. С помощью хронизатора 41 формируется НК (для кодов с трехкратным повторением - ЗК) тактовых импульсов, которые подаются на аналоговый демодулятор 1 и через первый элемент 54 задержки на коммутаторы 30 и 31. Первый тактовый импульс устанавливает первый триггер 45 в единичное состояние, которое в виде соответствующего сигнала подается на первый вход логического блока 23, Тактовые импульсы поступают также на вход первого счетчика 42, импульс переполнения на выходе которого Формируется при поступлении на его вход К-го импульсаЭтот импульс переполнения устанавливает второй триггер 46 в единичное состояние. При этом открывается первый ключ 50, на втором выходе блока 36 управления формируется управляющий сигнал для блоков 9 и 10 ключей 11 и логического блока 23, и третий триггер 47 устанавливается в единичное пол.-кение, открывая тем самым первый элемент И 5 и закрывая второй элемент И 6. Через открытый первый ключ 50 проходит на вход второго счетчика 43 вторая группа из 1 тактовых импульсов. При этом последний, то есть 2 К-й тактовый импульс возвращает третий триггер 47 в исходное нулевое состояние и тем самым открывает элемент И 6, закрывая элемент И 5. Этот же импульс с выхода.40 5 О 55 БЮ=ГЯИ), 8(е),"., Я,И), где К - количество информационныхсигналов в кодограмме с Нкратным повторением.В блоке 36 управления формируется последовательность тактовых импульсов, которые подают на второй вход аналогового демодулятора 1. На первый вход демодулятора поступают элементарные канальные сигналы Я (С). В демодуляцторе они преобразуются в аналоговые элементарные сигналы (существо этой операции определяется способом.приема элементарных сигналов, их типом, характеристиками канала связи, отношением сигнал - шум и т.д.), которые определяют составной аналоговый счгнал с избыточностью счетчика 43 подается на четвертыйтриггер 48 и устанавливает его в еди-,ничное состояние, Выходной едийичйыйсигнал четвертого триггера 48 уста навливает первый триггер 49 в единичное состояние. Выходной сигнал пятого триггера 49 подается на соответствующие входы блоков 9 и 10 ключей11 и логического блока 23. Выходной 10 сигнал четвертого триггера 48, крометого, открывает второй ключ 51. Черезоткрытый ключ 51 тактовые импульсыподаются на вход третьего счетчика44 и через элемент ИЛИ 52 - на входы 15 обнуления счетчика 22 и регистра 35для их сброса (для этой же цели подается на другой вход элемента ИЛИ 63выходной сигнал первого ключа 50).Импульс переполнения третьего счет чика 44 через четвертый элемент 57задержки поступает на один из вхо- .дов второго элемента ИЛИ 53, на выходе которого формируется сигнал "Обну-."ление". Выходной сигнал счетчика 44,пройдя третий элемент 56, возвращает пятый триггер 49 в исходное состояние. На второй вход блока 36 управления подается и выходной сигналсчетчика 22. Этот сигнал после задержки в пятом элементе 58 появляется,на выходе второго элемента ИЛИ 53 ввиде сигнала "Обнуление".Устройство для мажоритарного деко 4дирования в,целом работает следующим,.образом.35На входустройства поступает последовательный составной сигнал с из-,быточностьюХ Х Х79 79 р 9 "РК)Аналоговый сигнал Х последова тельно поступает на вход квантизатора 2, а точнее - на входы триггеров 60 преобразователя 59. На другой вход каждого триггера 60 с соответствующего выхода формирователя 61 поро гового напряжения подаются напряжения, определяющие порог срабатывания данного триггера 60. Если входной аналоговый сигнал квантизатора 2 меньше (или равен) величины первого уровня, то все триггеры 60 находятся в исходном (нулевом) состоянии. При этом на всех входах многоустойчивого элемента 64 управляющие сигналы отсутствуют, вследствие чего на выходе 20 формируется сигнал "0. Если же вхсдной аналоговый сигнал больше первого, но меньше (или ранен) второго порогового уровня напряжения, то срабатывает первыи триггер, на первом входе элемента 64 "формируется упра.вляющий сигнал, вследствие чего на выходе многоустойчивогс элемента 64 формируется сигнал "1". Если величина сигнала на выходе аналогового демодулятора ЗО 1 такова, что срабатывает первый и второй триггеры 60, тс управляющие сигналы появляются на первых двух входах элемента 64 а его выходной сигнал имеет значение 2 и тд. Если же величина аналогового сигнала боль ше величиныпоследнего порогового уровня напряжения, то срабатывают все триггеры 60 преобразователя 59.Управляющие сигналы будут присутст- ц вовать на всех входах элемента 64.При этом на выходе элемента 64 появляется сигнал "М". Таким образом, с помощью квантизатсра 2 аналоговые сигналы преобразуют в дискретные М е ичные сигналы, На выходе квантизатсра 2 формируется последовательнььй дискретный избыточный сигналВ = (Ь, Ь, Ь , Ь, Ь ЬгЬ, Ь Ь,),где ь", е 102, И,который представляет собой трехкратно повторенные информационные М-ичныесимволы (сигналы), Сигнал В последо-Б 5вательнс поступает на вход первогорегистра 3 памяти и одновременно через элемент ИЛИ 7 - на вход второго регистра 4 памяти. Кроме того, этотсигнал подается на первые входы сумматоров 12 и 13. На другие входы этихсумматоров поступают нулевые сигналы(т.е. на эти входы сигналы не подаются). Следовательно, на первые входысумматоров 12 и 13 последовательнопоступают сигналы Ь ЬЬ, .На выходе этих сумматоров формируетсясигнал, соответствующий сумме входныхсигналов, т.е. первым выходным сигналом каждого из рассматриваемых сумматорсв будет сигнал, равный суммес двумя нулевыми сигналами. Далееина сумматоры подаются тактовые импульсы, которые сбрасывают этотвыходной сигнал. После этого на выходе сумматоров 12 и 13 формируетсясигнал, равный сумме Ь с нулевыми2сигналами, и т.д,Наконец появляется на выходе каждого из сумматоров 12 и 13 сигнал,равный сумме Ь, с нулевыми сигналаЧИВыходной сигнал первого сумматора 12 подается на вход третьего сумматора 14, на другой вход которого поступает с выхода второго перемножителя 33 сигнал (Н-.)(М), Этот сигнал формируется следующим образом. Сигналы с соответствующих выходов источника 27 опорных напряжений через коммутатсрь; 28 и 29 подаются соответственно на входы третьего вычитателя 17 и четвертого вычитателя 18. Этот входной сигнал вычитателя 17 определяет значение М . На другой его вход с триггера 34, всегда находящегося в единичном состоянии, поступает сигнал "1". На выходе вычитателя 17 формируется сигнал М. Он подается на первые входы перемножителей 32 и 33, Входной сигнал вычитателя 18 определяет значение Н . На другой вход вычитателя 18 поступает сигнал, определяюший величину , соответствующую номеру повторения информационных сигналов. В данном случае эта величина равна 1. Формируется номер повторения следующим образом, Для первого повторения на первом выходе блока 36 управления формируется управляющий сигнал, а на. втором и третьем выходах сигналов нет. Поэтому в логическом блоке 23 сигнал формируется только на выходе первого элемента И 37,. Этот сигнал пссле состветству 1243101Выходной сигнал второго сумматора;13 подается на первый вход второговычитателя 16, так как на другой еговход поступает сигнал ющего усиления в блоке 24 усилителей25 подается на другой вход четвертого вычитателя 18. Поэтому на выходевычитателя 18 формируется сигнал,соответствующий величине (Н-ь), Этотсигнал подается на второй вход второго перемножителя 33 (на его первомвходе - сигнал "М"). Выходной сиг- то на выходе вычитателя 16 формирунал перемножителя 33 соответствует О ется разностный сигналвеличине (Н-) (М). Он и подается навторой вход третьего сумматора 14. Навыходе этого сумматора формируетсясигнал Ь; + 0 + 0 + (Н) (М), Ъ =1,К Он поступает на первый вход второ. го вычитателя 15. На второй вход этого вычитателя подается сигнал 20 Н (М) преобразуется в сигнал, который и подается на второй вход первого вычитателя 15 (а также на второй вход второго вычитателя 16). На выходе вычитателя 15 формируется сигнал Н (М) Ь + (3-1) (М) -Н (М)который формируется следующим образом. На первый вход перемно- Гителя 32 подается сигнал, соответст,вующий величине (М). На другой его 25 вход - сигнал, соответствующий вели- . чине й . Поэтому на выходе перемножителя 32 формируется сигнал Н,(М). Этот сигнал с помощью делителя 26 который подается на вход второго порогового элемента 20. Если входной сигнал этого порогового элемента отрицательный (или равен нулю), то на его выходе формируется управляюп;ий единичный сигнал. В противном случае единичный сигнал не формируется. Единичный выходной сигнал подается через второй элемент ИЛИ 8 на вход счетчика 22, изменяя при этом состояние последнего, и через третий коммутатор 30 на нулевой вход соответствующей ячейки памяти регистра 35 (т.е. для входного сигнала Ь по перИ вому входу сумматора 13 соответствующий выходной сигнал элемента 19 за писывается в первую ячейку и т.д., для входного сигнала Ь - соответстМвенно в К-ю ячейку регистра 35). Н(М)2 3 ф ф который подается на вход второго элемента 20, с выхода которого этот сигнал через элемент НЕ 21 поступает на первый вход второго элемента ИЛИ 8, На выходе элемента НЕ 21 появляется единичный сигнал только в том случае, когда выходной сигнал вычитателя 16является положительным, Элемент НЕ 21 предназначен для того, чтобы использовать в схеме устройства идентичные пороговые элементы 19 и 20. Выходной сигнал элемента НЕ 21 обрабатывается так же, как и выходной сигнал порогового элемента 19.Если после обработки сигнала Ь 1 на выходе счетчика 22 появится импульс переполнения, то с помощью этого сигнала осуществляется считывание информации из регистра 35 на выход устройства после чего с помощью этого же сигнала в блоке 36 формируется,сигнал "Обнуление". Если же импульса переполнения не было, то из блока 36 управления подается сигнал начальной установки счетчика 22 и регистра 35.Далее с выхода квантизатора 2 пос. ледовательно подаются сигналы второго повторения ЬЬ 22 ф Ь, Они последовательно подаются на первые входы сумматоров 12 и 13, на вход ф регистра 3 памяти и через открытый в это время второй элемент И 6 и элемент ИЛИна вход второго регистра 4 памяти считывается из первого регистра 3 памяти комбинация первого повтора. Таким образом, при обработке второго повторения информационных сигналов на первые входы сумматоров 12 и 13 подается соответствующий сим- вол второго повторения, на вторые входы сумматоров 12 и 13 подается со. ответствующий сигнал первого повторения через открытый сигналом со вто. рого выхода блока 36 управления ключ 11 блока 9 ключей и соответствующий ключ блока 10 ключей. На третьемвходе каждого из сумматоров 12 и 13 сигналы отсутствуют. Выходные сигналы сумматоров 12 и 13 теперь определяются уже суммами первого и второго повторений соответствующих инфор"мационных сигналов и обрабатываются так же, как и сигналы первого повторения (точнее не первого повторения, а первого предъявления). При этом 10 следует только отметить, что ненулевые сигналы присутствуют на первом и втором входах логического блока 23, а единичный сигнал Формируется только на втором ее выходе. Он усиливается 15 в блоке 24 усилителей, и в виде сигнала, определяющего номер второго повторения, появляется на первом входе четвертого вычитателя 18, При этом на входе первого порогового эле мента 19 Формируется сигнал, соответствующий величинеЪ, + Ь + (3-2) (М) -5а на входе второго порогового элемента 20 формируется сигнал, соответствующий величине 30Наконец, на выходе квантизатора 2формируются сигналы третьего повторе-З ия Ьр Ьув еЬз информационных оигналов. В это время появляется сигнал на третьем выходе блока 36 управления, вследствие чего открываются все ключи блоков 9 и 10 ключей и открывается пороговый элемент И 5. Символы третьего повторения сдвигают из регистра 3 символы второго повторения, а из регистра 4 - символы первого повторения. В результате на первых 45 входах сумматоров 12 и 13 последовательно появляются символы третьего повторения, на вторых входах этих сум; маторов - символы второго повторения на третьих входах - символы перФ50вого повторения. Следовательно, на выходах сумматоров 12 и 13 Формируют.ся сигналы, соответствующие сумме символов повторений одного и того же информационного символа. Выходные сигналы сумматоров 12 и 13 обрабаты 55ваются так же, как и при первом повторении. Единичные сигналы присутствуют теперь во всех входах логическо го блока 23, вследствие чего выходнойсигнал формируется только на третьемего выхоце, Он усиливается и на первом входе вычитателя 18 определяеттретий повтор. Входной сигнал порогового элемента 19 соответствует величине Н(М)1 ф)1 Н (М) 2 ф Таким образом, для одного из повторений решение принимается по всем информационным сигналам (срабатывает счетчик 22) и оно в виде двоичной кодовой комбинации из выходного регистра 35 считывается на выход устройства.Очевидно, что скорость принятия решения зависит от качества канала связи: чем оно выше, тем быстрее принимается решение.Из выражения (1) следует, что минимально возможное число повторений, по которым принимается достоверное решение, определяется как Н (М) если Н - нечетно; Н-- +1 2 если Н - четно Следовательно, если канал хорошего качества, то решение при трехкратном повторении выносится по двум повторениям. Формула изобретения 1, Устройство для мажоритарного ,цекодирования в целом, содержащее аналоговый демодулятор, квантизатор, первый и второй регистры памяти, первый и второй элементы И, первый элемент ИЛИ, первый и второй сумматоры, соединенные последовательно первый вычитатель и первый пороговый элемент, соединенные последовательно второй вычитатель, второй пороговый элемент и элемент НЕ, третий и четвертый вычитатели, триггер, источник опорныхс соответствующими вторыми выходами источника опорных напряжений, входы блока усилителей соединены с соответствующими выходами логического блока, первый вход которого соединен с первым выходом блока управления, второй и третий входы логического блока объединены соответственно с первымиов к о а 1 напряжений и первый коммутатор, входыкоторого подключены к соответствующимпервым выходам источника опорных нап.ряжений, выход триггера соединен спервым входом третьего вычитателя,первый вход аналогового демодулятораявляется входом устройства, выходподключен к входу квантизатора, выческого блока, вход второго элемента НЕ является третьим входом логического блока и объединен с третьимвыходом логического блока. ход которого соединен с первыми вхо О вт Рыми упРавляющими входами блокндами первого сумматора, первого эле- ключеи и подключены соответственномента И и входом черв г е тра второму и третьему выходам блока упи входом первого регистраравления, четвертый выход которогопамяти, выход которого соединен ссоедийен с вторым входом аналоговогпервым входом второго элемента И, вто15 демодулятора, первый вход которогорой вход которого объединен с вторымобъединен с первым входом блока упвходом первого элемента И, выходыравления, пятый выход котопого соедипервого и второго элементов И соединен с вторыми входами первого и втонены с входами первого элемента ИЛИ,рого элементов И, шестой выход блоквыход которого подключен к входу вто.управления подключен к вторым входамрого регистра памяти, о т л и ч а юпервого и второго сумматоров и управщ е е с я тем, что, с целью повышеляющим входам третьего и четвертогония быстродействия, в него введенысумматоров, входы которых объединеньблок управления, логический блок,с соответствующими входами второгоблок усилителей, делитель, первый иф25 элемента ИЛИ и подключены к выходамвторой перемножители, второй, третийсоответственно первого пороговогои четвертый коммутаторы, второй элеэлемента и элемента НЕ, выходы тремент ИЛИ, счетчик, выходной регистр,тьего и четвертогокоммутаторов соетретий сумматор и первый и второйдинены соответственно с первыми иблоки ключей, первые и вторые входывторыми входами выходного регистра,которых объединены и подключены к Мвыход которого является выходом уствыходам соответствующих регистров паройства, вход обнуления выходного ремяти, выходы блоков ключей соединеныгистра объединен с входом обнуленияс входами соответственно первого исчетчика и.подключен к седьмому вывторого сумматоров, первые входы коходу блока управления, вход счетчикаторых объединены, выход второго сумсоединен с выходом второго элементаматора подключен к первому входу втоИЛИ, выход счетчика подключен к упрого вычитателя, выход первого сумравляющему входу выходного регистраматора подключен к первому входу треи второму входу блока управления,тьего сумматора, выход которого соевосьмой выход которого соединен сдинен с первым входом первого вычитавходами обнуления квантизатора и ретеля, второй вход которого объединенвторым оДо перв вычитателЯ 2 Устройство по п 1 о т л ии подключен к выходу делителя, вход ч а ю щ е е с я тем, что логическийкоторого соединен с выходом пеРвого блок состоит из первого и второгоперемножителя, первый вход которого45элементов И и первого и второго элеобъединен с первым входом второго ментов НЕ, выходы которых подключеныперемножителя и подключен к выходу к первым входам соответствующих.элетретьего вычитат еля, втоРой вход ко- ментов И, выходы которых являются соторого соединен с выходом пеРвого , . ответствующими выходами логическогокоммутатора, выход второго перемножи- блока, второй вход первого элементателя подключен к второму. входУ тре-И является первым входом логическоготьего сумматора, а второй вход соеди- блока, второй вход второго элементанен с выходом четвертого вычитателя,первый вход которого подключен к вы та НЕ и является вторым входом. логиходу блока усилит елей, второй вход объе 55динен с вторым входом первого перемножителя и подключен к выходу второго коммутатора, входы которого соединены3. Устройство по п. 2, о т л ич а ю щ е е с я тем, что блок управления содержит триггеры с первого по пятый, элементы. задержки с первого по пятый, первый, второй, третий счетчики, первый и второй ключи, первый и второй элементы ИЛИ и хронизатор, выход которого является первым входом блока управления, первый выход хронизатора подключен к первым входам первого и второго ключей и входам первого элемента задержки, первого счетчика и первого триггера, выход которого является первым выходом блока управления, выход первого счетчика соединен с входом второго триггера, выход которого подключен к второму входу первого ключа и первому входу третьего триггера и являетсявторым выходом блока управления, выход первого ключа соединен с первым входом первого элемента ИЛИ и входом второго счетчика, выход которого подключен к входам второго элемента задержки и четвертого триггера, выход которого соединен с вторым входом второго ключа и первым входом пятого триггера, выход которого является третьим выходом блока управления, второй выход хронизатора, выходы третьего триггера и первого элемента задержки являются соответственно чет О вертым, пятым и шестым выходами блокауправления выход второго элемента задержки подключен к второму входу третьего триггера, выход второго ключа соединен с входом третьего счетчи ка и вторым входом первого элементаИЛИ, выход которого является седьмым выходом блока управления, выход третьего счетчика. подключен через третий и четвертый элементы задержки соот-20 ветственно к второму входу пятоготриггера и первому входу второго элемента ИЛИ,выход которого является восьмым выходомблока управления,авторой вход черезпятый элементзадержки сое цинен свторым входом блока управления.1243101 Составитель О. РевинскиТехред О,Сопко Редакт Коссей орректор С. Шекма аказ 3716/5 Подписи Тираж 816 сударственного комитета ССС м изобретений и открытий а, Ж, Раушская наб , д.