Устройство для распределения информации

(5 0 0 Г 7/Об 0 ИЕ ИЗОБ БТОРСК БИ ЕТЕЛЬСТ льство ССС 1980. ство СССР 1980ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬПИИ(56) 1. Авторское свидете РР 717758, кл, С 06 Г 7/042. Авторское свидетельР 736094, кл. 0 06 Р 7/04(54)(57) 1. УСТРОЙСТВО ДЛЯ РАСПРЕДЕЛЕНИЯ ИНФОРМАЦИИ, соДеРжащее дешифратор, блок анализа результатов иблок мультиплексоров, причем информационные входы с первого по н -йй - число информационных двоичныхслов) дешифратора соединены соответственно с информационными входами с первого по н -й устройства,выходы с первого по Н -й блока мультиплексоров являются информационными выходами устройства, о т л ич а ю щ е е с я тем, что, с цельюрасширения области применения путемобеспечения возможности осуществления сортировки кодов чисел как ввозрастающем, так и в убывающем порядке и сокращения количества оборудования,в него введены входной регистр, шифратор и блок управления,содержащий четыре элемента задержки, пять триггеров, четыре элемента ИЛИ, пять элементов И, группуэлементов И и регистр, причем информационные входы входного регистра соединены соответственно с информационными входами дешифратора, информационные выходы входного регистра соединены соответственно с информационными входами блока мультиплексоров, управляющий вход которого соединен с выходом шифрато-ра, информационныи вход которого соединен с первым выходом блока анализа результатов, второй выход которого соединен с входом установки в единицу первого триггера блока управления, третий выход блока анализа результатов соединен с входом установки в единицу второго триггера и первым входом первого элемента ИЛИ блока управления, четвертый выход блока анализа результатов соединен с входом установки в единицу третьего триггера, входом сброса четвертого триггера и первым входом второго элемента ИЛИ блока управления, первый и второй входы третьего элемента ИЛИ которого соединены соот ветственно с первым и вторым выходами дешифратора, первые входы зле-ментов И с первого по четвертый блока управления соединены с управляющим входом входного регистра и входом синхронизации устройства, вход первого элемента задержки, вторые входы первого и второго элементов ИЛИ, вход сброса второго триггера, первый вход четвертого элемента ИЛИ и управляющий вход регистра блока управления соединены с установочным входом устройства, информационные входы регистра блока управления соединены соответственно с выходами дешифратора, входы с первого по шестой блока анализа результатов соединены соответственно с выходом первого элемента И, выходом второго элемента задержки, выходом второго элемента И,пряьм выходом пятого триггера, выходом пятого элемента И .и первым входом пятого элемента И блокауправления, выход третьего элемента задержки которого соединен с управляющим входом дешифратора, выходы регистра блока управления соединены соответственно с первыми входами элементов И группы и входами первой группы блока анализа результатов, входы второй группы которого соединены соответственно с выходамиэлементов И группы блока управления выход первого элемента. задержки бло" ка управления соединен с входом установки в единицу четвертого триггера, прямой выход которого соединен с вторым входом первого элемента И, прямые выходы первого, второго и третьего триггеров соединены соответственно с вторыми входами третьего, второго и четвертого элементов И инверсный выход второго .триггера соединен с входом третьего элемента задержки, выходы первого и вто-. рого элементов ИЛИ соединены соот- ветственно с входами, сброса третьего и первого триггеров, вход четвертого элемента задержки соединен, с, выходом пятого элемента ИЛИ,первый вход которого соединен с выходом третьего элемента И и вторым входом пятого элемента И, второй вход пятого элемента ИЛИ соединен с выходом четвертого элемента И, вхоцом второго элемента задержки и вторыми входами группы элементов И, выход четвертого элемента задержки соединен с вторьж входом четвертого элемента ИЛИ, выход которого соединен с входом установки в единицу пятого Триггера, инверсный выход и вход сброса которого соединены соответст= ценно с первым входом пятого элемента И и выходом третьего элемента ИЛИ.2. Устройство иои, ", о т л ич а ю щ е. е с я тем, что,.блок анализа результатов содержит двадцать элементов ИЛИ, двадцать пять"элементов И и дешифратор, причем первые входы элементов ИЛИ с первого по шестой соединены соответственно с вторым, четвертым, третьим, первым и Вторьм входами первой группы бло. - ка, вторые входы элементов ИЛИ с первого по шестой соединены соответст= венно с третьим, пятым,. шесты, первым, пятым и шестым входами перВой группы блока, первые входы первого и второго, третьего и четвертого, пятого и шестого, седьмого и восьмого, девятого и десятого одиннадцатого и двенадцатого элементов И соединены соответственно с первым, вторым, четвертым, шестым, пятым и третьим вхоцами первой группы блока, первый вход тринадцатого элемента И, второй вход тринадцатого элемента И, первый вход четырнадцатого элемента И, второй вход четырнадцатого элемента И, первый вход пятнадцатого элемента И, второй вход пятнадцатого элемента И соединены 9 ООсоответственно с первым, шестым,четвертым, третьим, пятым и вторымвходами первой группы блока, выходыэлементов ИЛИ с первого по шестойсоединены соответственно с вторымивходами элементов И с первого по шестой и вторыми входами элементов Ис седьмого по двенадцатый, вихрыэлементов И с первого по шестой соединены соответственно с первыми входами элементов ИЛИ с седьмого подвенадцатый, выходы которых соединены с первыми входами элементов Ис шестнадцатого пО двадцать первый,вторые входы которых соединены стретьим входом блока, выходы элементов И с седьмого по двенадцатый сое-.,цинены соответственно с вторыми входами восьмого, седьмого, девятого,десятого, одиннадцатого и двенадцатого элементов ИЛИ, выходы элементов И с шестнадцатого по двадцать первый соединены соответственно с первыми входами элементовИЛИ с тринадцатого по восемнадцатый, вторые входы которых соединень 1 соответственно с входами с первого по шестой второй группы блока,третий вхоц тринадцатого элементаИЛИ соединен с пятым входом блока,шестой вхоц которого соединен с первыми входами двадцать второго идвадцать третьего элементов И, вторые входы которых соединены соответственно с первым входом двадцатьчетвертого элемента И, первым и вторым входами блока, первым входомдвадцать пятого элемента И,и управляюшим входом дешифратора, второйвход двадцать четвертого элемента Исоединен с четвертым входом блока,выходы элементов И с тринадцатогопо пятнадцатый соединены соответственно с входами с первого по третий девятнадцатого элемента ИЛИ, выход которого соединен с вторым входом двадцать пятого элемента И, выход которого соединен с первым входом двадцатого элемента ИЛИ, второйвход которого соединен с выходомдвадцать третьего элемента И, а третий вход - с выходом дешифратора, информационные входы которого соединены соответственно с входами первойгруппы блока, выходы двадцать второго и двадцать четвертого элементов И, двадцатого элемента ИЛИявляются соответственно вторым, четвертым и третьим выходами блока, выходы элементов ИЛИ с тринадцатого повосемнадцатый являются первым входом блока, 1076900Изобретение относится к вычисли=тельной технике и предназначено длясортировки кодов чисел в возрастающем или убывающем порядке илидля коммутации цифровых каналов связи. 5Известно устройство, предназначенное для выбора среднего по величине числа, в состав которого входятсхемы сравнения и узлы анализа 1 .Недостатком данного устройства 10являются ограниченные Функциональные возмоноси.Наиболее близкимтехническим решением к предлагаемому является устройство для обработки цифровой ин.формации, содержащее компараторь:,блок мультиплексоров, дешифратор иблок анализа результатов, причем.входные шины сравниваемых чиселсоединены с информационными входами блока мультиплексоров и компара-торов, выходы которых соединены синформационными входами блока анализа результатов, управляющие входыкоторого подключены к выходам дешифратора, а управляющие выходы - куправляющим входам блока мультиплексоров 21 .Однако известное устройство характеризуется ограниченными Функциональными возможностями, так как З 0оно предназначено для сравнения трехдвоичных чисел и выбора по величине только одного из них - большего,среднего или меньшего,Цель изобретения - расширение области применения устройства путемобеспечения воэможности осуществления сортировки кодов чисел как в:возрастающем, так и в убывающемпорядке и сокращение количества Щ 0оборудования устройства.Поставленная цель достигаетсятем, что в устройство для распреде- .ления информации, содержащее дешифратор, блок анализа результатов и 45блок мультиплексоров, причем информационные входы с первого по и -йв - число информационных двоичныхслов ) дешифратора соединены соответственно с информационными входами с первого по, й -й устройства, выходы с первого по П -й блока мультиплексоров являются информационными выходами устройства,введены входной регистр, шифратор иблок управления, содержащий четыреэлемента задержки, пять триггеров,четыре элемента ИЛИ, пять элементов И, группу элементов И и регистр,причем информационные входы входного регистра соединены соответственно с информационными входамидешифратора, информационные выходывходного регистра соединены соответственно с информационными входами блока мультиплексоров, управляю щий вход кОторого соединен с выходомшифратора, .информационный вход которого соединен с первым выходомблока анализа результатов, гторойвыход которого соединен с входомустановки в единицу первого триггера блока управления, третий выходблока анализа результатов соециненс входом установки в единицу второго триггера и первым входом первогоэлемента ИЛИ блока управления, четвертый выход блока анализа результатов соединен с входом установки вединицу третьего триггера, входомсброса четвертого триггера и первымвходом второго элемента ИЛИ блока уп"равления, первый и второй входытретьего элемента ИЛИ которого соединены соответственно с первым и вторым выходами дешифратора, первыевходы элементов И с первого по четвертый блока управления соединеныс управляющим входом входного регист"ра и входом синхронизации устройства, вход первого элемента задержки,вторые вхоцы первого и второго эле"ментов ИЛИ, вход сброса второготриггера, первый вход четвертого элемента ИЛИ и управляющий вход регистра блока управления соединены с установочным входом устройства, информационные входы регистра блока управления соединечы соответственно свыходами дешифратора, входы с первого по шестой блока анализа результатов соединень 1 соответственно свыходом первого элемента И, выходомвторого элемента задержки, выходомвторого элемента И, прямым выходомпятого триггера, выходом пятогоэлемента И и первым входом пятогоэлемента И блока управления, выходтретьего элемента задержки которогосоединен с управляющим входом дешифратора, выходы регистра блока управления соединены соответственно спервыми входами элементов И группыи входами первой группы блока анализа результатов, входы второй группыкоторого соедийены соответственно свыходами элементов И группы блокауправления, выход первого элементазадержки блока управления соединенс входом установки в единицу четвертого триггера, прямой выход которого соединен с вторым входом первого элемента И, прямые выходы первого, второго и третьего триггеровсоединены соответственно с вторымивходами третьего, второго и четвертого элементов И, инверсный выход второго триггера соединен с входом третьего элемента задержки, выходы первого и второго элементов ИЛИ .соединены соответственно с входамисброса третьего и первого триггеров,вход четвеотого элемента задержки:соединен с выходом пятого элементаИЛИ, перВый Вход катара.а соединенс выходом третьего злее.ента И и Вта=РЫМ ВХОДОМ ПЯТОГО ЭЛеМЕНТа Ир ВТОРОЙвход пятого элемента ИЛИ сое,цинен свыходом четвертого элемента. И, входом второго элемента задержки и Вторыми входами группы элементов Ивыход четвертого элемента задержкисоединен с вторым Входам четвертогоэлемента ИЛИ, выход которого соединен с входом установки В единицупятого триггера, инверсный выходи вход сброса которого соединенысоответственно с первым входампятого элемента И и Выходом третьегоэлемента ИЛИ." 15Кроме того, блок анализа результатов содержит двадцать элементовИЛИ, двадцать пять элементов 1 Л идешифратор, причем первые вхоцыэлементов ИЛИ с первого па шестой 2 Осоединены соответственна с вторым,четвертым третьим, первьем и вторымвходами первой группы блока, вторыевходы элементов ИЛИ с первого пашестой соединены соответственно стретьим, пятым, шесть.м, первым,пятым и шестьпе входами первой группы блока, первые Входы первого и второго, третьего и четвсртога, пятогои шестого, седьмого и восьмого девятого и десятого, одиннадцатогодвенадцатага элементов Инены соответственно с первым, Вторым, четвертым, шестым, пятым итретьим входами первой группы блока,первый Вход тринадцатого элемента И,второй вход тринадцатого элемента И,первый вход четырнадцатага элементаИ, второй В.;од четырнадцатого элемента И первый вход пятнадцатагаэлемента И, Второй вход пятнадцатого 4 Оэлемента И соединены соответственнос первым, шестым, четвертым. третьим,.пятым и вторым входами первой группыблока, выходы элементов ИЛИ с первого по шестой соединены саответст " 45венно с Вторыми Входами элементовИ с первого Г 1 о шестой и вторымивходами элементов И с седьмого подвенадцатый выхадье элементов И спереэого па Шестой соединены соответственна с первыми входами элементов ИЛИ с седьмого по двенадцатыйр Выходы которых сОединены с первыми входами элементов И с шестнадцатого по двадцать первый, вторыевходы которых соединены с третьимвходом блока, выходы элементов И сседьмого па двенадцатый соединенысоответственно с вторьеми входамивосьмого, седьмого, девятого, десятого, одиннадцатого и двепадца Отого элементов ИЛИ, выходы элементов И с шестнадцатого по двадцатьпервый соединены соответственно спервыми Входами элементов ИЛИ стринадцатого па восемнадцатый, вто рые входы которых соединены соотВетственно с входами с первого по шестой второй группы блока, третий вход тринадцатого элемента ИЛИ соединен с пятым входом блока, шестой Вход которого соединен с первыми входами двадцать второго и двадцать третьего элементов И, вторые входы которых соединены соответственно с первым входом двадцать четвертого элемента И, первым и вторым входами блока, первым входом двадцать пятого .элемента И и,управляющим входом дееееиф 1 эатора, второй вход двадцать четвертого элемента И соединен с четвертым входом блока, выходы элементов И с тринадцатого по пятнадцатый соединены соответственно с входами с первого по третий девятнадцатого элемента ИЛИ выход которого соединен с вторым входом двадцать пятого элемента И, выход которого соединен с первым входом двадцатого элемента ИЛИ, второй вход которого соединен с Выходом двадцать третьего элемента И, а третий вход - с выходом дешифратора, информационные входы которого соединены соответственно с входами первой группы блока, выходы двадцать второго и двадцать четвертого элементов И, двадцатого элемента ИЛИ являются соответственно Вторым, четвертым и третьим выходами блока, выходы элементов ИЛИ с тринадцатого па восемнадцатый являются первым входом блока.На фиг. 1 изображена структурная схема устройства для распределения информации, на фиг. 2 - функциональная схема блока управления, на фиг. 3 - функциональная схема блока анализа результатов; на фиг4 - ф схема перестановки блоков сорти-. руемых кодов чисел.В состав устройства входят Дешифратор 1, входной регистр 2, блок 3 мультиплексоров, шифратор 4, блок 5 анализа результатов, блок 6 управления инФормационные входы 7 с первого йа е 1 -й, информационные выходы 8 с первого по О -й, вход 9 синхронизации, управляющий вход 10, входы 11-16 .блока,6, выходы 17-23 блока 6, первая группа выходов 24 блока 6, вторая группа выходов 25 блока 6 управления, пять триггеров 26-30, пять элементов ИЛИ 31-35, пять элементов И 36-40, четыре элемента 41-44 задержки, регистр 45, группа элементов И 46, элементы ИЛИ 47-66, элементы И 67-91 и дешифратор 92 единицы.Устройство для распределения инФормации работает следующим образом.Сигнал, определяющий начало рабаты устройства, поступает на управляющий вход 10 устройства фиг.1) и устанавливает триггеры 26-28 и ре 107690010 гистр 45 в нулевое состояние, атриггер 30 в единичное (фиг. 2) .При сортировке кодов чисел онипоступают последовательно по разрядам и параллельно по словам на информационные входы 7 устройства 5(фиг, 1) . Битовый срез (код определенных разрядов поступивших чисел)чисел декодируется .дешифратором 1(фиг. 1) и зажимается в триггере29 и регистре 45 (фиг, 2).Сигнал с триггера 30 поступаетна вход элемента И 36, на другойвход которого поступает синхронизирующий сигнал (вход 9 синхронизацииустройства). На выходе элемента И 36 15вырабатывается сигнал 17 опроса,который поступает на входы элементов И 85 и 86 блока анализа результатов(фиг, 3), На выходах элементовИ 85 и 86 формируются сигналы 11 и 2012 анализа состояния триггера 29(фиг. 2) . Единичное состояние триггера 29 определяет равенство разря- .дов битовых срезов (коды битовыхсрезов 000 или 111), а нулевое состояние - появление первой неравнозначности в битовом брезе, При наличии сигнала 11 на элементе И 86(фиг, 3) он поступает на триггер 26(Фиг. 2). Сигнал с триггера 26 поступает на вход элемента И 37, на другой вход которого поступает синхронизирующий сигнал (вход 9 синхронизации устройства) . Сигнал с выходаэлемента И 37 через вход 22 и эле.- мент. ИЛИ 59 блока анализа результа 35тов (Фиг. 3) поступает в шифратор4 (фиг, 1), который настраивает блок3 мультиплексоров на необходимуюперестановку битов сортируемых кодов чисел, Для сортировки трех кодов чисел существует шесть перестановок П 1 - Пб (фиг. 4) .После выполнения настройки блока3 мультиплексоров на требуемую пе, рестановку (коммутацию определенных 45его входов и выходов) осуществляетсяпередача битового среза из входногорегистра 2 через блок 3 мультиплексоров на информационные выходы 8устройства,Сигнал с выхода элемента И 37(фиг. 2) через элемент ИЛИ 35, элемент 44 задержки и элемент ИЛИ 33поступает также на сброс триггера29. Указанные действия выполняютсядо тех пор, пока не появится первая неравнозначность битов в битовом срезе. При этом на выходеэлемента И 85 появляется сигнал 12(фиг. 3)., который поступает натриггер 27 (фиг. 2). Сигнал с триг" 60гера 27 поступает на вход элементаИ 38, на другой вход которого поступает синхронизирующий сигнал (вход9 синхронизации устройства). Сигнал с выхода элемента И 38 через 65 группу элементов И 46 И элементыИЛИ 59-64 блока анализа результатов (фиг. 3) поступает в шифратор4 (фиг. 1), который настраивает блок3 мультиплексоров на необходимуюперестановку. Каждий из элементовИЛИ 59-64 (фиг, 3) выполняет сборкусигналов для осуществления перестановки П ( - число перестановок,- 6) . Каждой кодовой неравнозначности соответствует два типа перестановок, из которых выбирается длясхемной реализации любая. Например,коду битового среза трех чисел 001соответствуют перестановки П и Пз(фиг. 4). Это связано с тем, что услфвно принято следующее: максимальный код числа или разряд битовогосреза всех трех кодов чисел долженбыть выведен на выходе У (8), аминимальный код числа (разряд) - навыходе У, (8) . Поэтому коду 001(Х Х Х ) соответствуют перестановки Пи 113, в которых третий битХявляется максимальным (вход Хблока 3 мультиплексоров должен бытьсоединен с выходом ),Блок 5 анализа результатов синтезирован в соответствии с таблицейопределения перестановок битов. Во втором столбце таблицы помещены биты первой кодовой неравнозначности, а в колонке 1 - соответствующие им номера перестановок, Третий столбец содержит коды битовых срезов, поступающие на входи 7 устройства в момент времени 1; ф,с 1; (Я которые не изменяют соответствующих перестановок первых кодовых неравнозначностей. Так, если первая неравнозначность была 001, то последующие коды битовых срезов. 110, 000 и 111 не изменяют перестановку П 1или ПВозможны три случая повторения перестановок первой кодовой неравнозначности. Первый случай - случай повторения поступления первой кодовой неравнозначности. В блоке анализа результатов (Фиг. 3) он определяется с помощью дешифратора 92 одной единицы, наличие сигнала с выхода которого сигнализирует о необходимости поворота предыдущей перестановки. Второй случай связан с равенством всех трех битов в битовом срезе (коды 000 и 111) и реализуется элементом И 87, сигнал с выхода которого подтверждает, что триггер 29 (фиг. 2) находится в. единичном состоянии (наличие кода 000 или 111 на информационных входах 7 устройства). Третий случай соответствует равенству двух других битов в битовом срезе. Например, если первая кодовая неравнозначность 001 (ХХ 1= - Х 2), то при поступлении кола 1101076900 0 0 перестановка П не должна изменятьсяЭто условие определяется элементомИЛИ 65 фиг. 3) . Анализ указанныхслучаев (условий) выполняется послеформирования блоком 6 управлениясигнала 18 на выходе элемента 42задержки фиг. 2).Если эти три условия отсутствуют,то сигнал 13 на выходе элементаИЛИ 66 (фиг. 3) поступает в блокуправления фиг. 2) для формирования сигнала 19 на выходе элементаИ 39, определяющего наличие вводав устройство второй кодовой неравнозначности и выполняющего подключениеузла определения перестановки второйкодовой неравнозначности (элементыИ 67-78 и элементы ИЛИ 47-58 черезэлементы И 79-84 к элементам ИЛИ59"64 фиг. 3). Узел определенияперестановки второй кодовой неравнозначности построен в соответствии со значениями кодов второго и,третьего столбцов таблицы путем анализа сигналов дешифрации этих кодов.После обнаружения второй кодовой неравнозначности блоком управ.ления на выходе 20 (Фиг. 2) формируется сигнал, запрещающий дальнейший прием кодовых последовательностейна входы дешифратора 1 фиг. 1) исообщающий об окончании сравнениятрех кодов чисел,Описанная методика синтеза устройства для распределения информации может быть использована для построения устройства сортировки четырех, восьми и т,д. кодов чисел.Устройство для распределения информации можно применять и в качестве многоканального коммутатора с децентрализованной настройкой в техслучаях, когда является запрещеннымнеординарное соединение одного какого-либо выхода коммутатора с его. несколькими входами, т.е. когда требуется, чтобы коды адресов, посту пающие на входы устройства, были всеразные,В предлагаемом устройстве посравнению с прототипом сокращеноичество брудви, так как ононе требует наличия сложных компараторов для обработки информации параллельно по словам и параллельно поразрядам. Кроме того, по сравнениюс прототипом выполняющим выбор од"ного какого-либо числа (большего,среднего, меньшего), устройстводля распределения информации осуществляет более общий случай упорядочения всех чисел и может выполнять 30 функции многоканального коммутатора.