Устройство для определения взаимных корреляционных функций

1016791 Изобретение относится к измерительной и вычислительной технике иможет быть использовано для измерения аргумента и значения функциивзаимной корреляции между случайными процессами, подвергнутыми разным 5временным искажениям,Известно устройство для определения взаимной корреляционной функциимежду случайными процессами, подвергнутыми разным временным искажениям, 10в котором перед корреляционной обработкой один из исследуемых сигналов подвергается дискретизация с частотой,отличной от частоты дискретизациидругого сигнала 1 .15Устройство обладает низким быстродействием, так как в нем осуществляется поиск частоты дискретизации.Наиболее близким по техническойсущности к предлагаемому являетсякоррелометр, содержащий аналогоцифровые преобразователи, вычислительный блок, два элемента ИЛИ, блокпамяти, две группы элементов И,блоки усреднения, два генератора тактовых импульсов, делитель частоты,триггер, три счетчика, постоянноезапоминающее устройство .и дешифратор 21.Устройство параллельно создаетразличные варианты смещений отсчетов частных коррелограмм по оси времени, т.е. одновременно строит несколько моделей компенсации изменения задержки между входными сигналами. 35Однако при анализе процессов,когда каждый из входных сигналовпредставляет собой сумму двух и более сигналов, подвергнутых разнымвременным искажениям, известные устройства обладают недостаточной точностью и разрешающей способностью.Особенно это проявляется при анализе процессов, когда из входящих всумму сигналов один значительно превосходит по мощности другие.Цель изобретения - увеличениеразрешающей способности и точностипри анализе процессов, представленных суммой сигналов. 50Поставленная цель достигается тем,что в устроиство для определениявзаимных корреляционных функций,содержащее два аналого-цифровых преобразователя, информационные входыкоторых являются соответственно входами устройства, а выходы соединенысоответственно с информационнымивходами вычислительного блока, входсинхронизирующих импульсов которогосоединен спервым входом первогоэлемента ИЛИ и входом записи блокапамяти, выход которого соединен синФормационными входами элементов Ипервой группы, выходы которых соединены с .входами соответствующих блоков усреднения, выходы которых соеди. -нены с информационными входами элементов И второй группы, выходы которых соединены соответственно свходами второго элемента ИЛИ, выходкоторого является выходом устройства,управляющие входы аналого-цифровыхпреобразователей вычислительногоблока и вход делителя частоты объединены и соединены с входом первогогенератора тактовых импульсов, выход делителя частоты соединен с входами начальной установки вычислительного блока, первого и второго счетчиков и с единичным входом первоготриггера, выход которого соединен синформационным входом первого элемента И, управляющий вход которогосоединен с выходом второго генератора тактовых импульсов, а выход соединен с вторым входом первого элемента ИЛИ, выход последнего соединен синформационным входом первого счетчика, выход старшего разряда которого соединен с информационнымвходом второго счетчика, выход старшего разряда которого соединен с информационным входом третьего счетчика и нулевым входом первого триггера, выходы разрядов первого и второго счетчиков соединены с соответствующими группами адресных входовблока постоянной памяти и дешифратора, а выходы разрядов третьего счетчика - с соответствующей группойадресных входов блока постояннойпамяти, выходы дешифратора соединеныс управляющими входами соответствующих эл .ментов И первой и второйгрупп, а выходы блока постояннойпамяти - соответственно с адреснымивходами блока памяти, введены дваэлемента задержки, второй элемент И,компаратор, два формирователя импульсов, второй триггер, причем входпервого элемента задержки объединен с первым входом компаратора и соединен с информационным выходом вычислительного блока, а выход соединенс информационным входом второго элемента И, выход которого соединен синформационным входом блока памяти,второй вход компаратора соединен систочником порогового уровня, а выход - с входами формирователей импульсов, выходы первого из которыхнепосредственно, а второго черезвторой элемент задержки соединены соответственно с единичным и нулевымвходами второго триггера, выход которого соединен с управляющим входомвторого элемента И,На фиг. 1 пр:иведена функциональная схема устро;йства; на фиг. 2функциональная схема вычислительного блока; на фиг. 3 - временная диаграмма процесс а обработки однойчастной коррело граммы, полученнойв результате корреляционного анализа . триггера 34, выход которого соединен двух сигналов Х(1) и У (1)у каждый с информационным выходом элемента из которых представлен суммой двух И 36, управляющий вход которого обънезависимых случайных процессов(1) единен с входом элемента 37 задержи у( (1)у на фиг. 4 - временная диаг-ки и соединен с выходом элемента 37 рамма процесса получения результиру задержки и соединен с выходом генеющей коррелограммы для канала, в ко- ратора 35 тактовых импульсов, Выход тором выделяется взаимная корреляци- элемента И 36 соединен с входом онная функция (ВКФ) - Й (Т) между сиг- счетчика 38, выходы разрядов котороналами(1) и(1+б . го соединены с соответствующими вхоУстройство (фиг. 1) содержит ана О дами дешифратора 39, а выход старше-. лого-цифровые преобразователи 1 и 2, го разряда счетчика соединен с вто- вычислительный блок 3, блок 4 памя- рым входом триггера 34. Выход элети, первый элемент ИЛИ 5, первую груп мента 37 задержки является выходом пу элементов И 6, блоки 7 усреднения, синхронизирующих импульсов вычисли- вторую группу элементов И 8, второй 15 тельного блока 3. элемент ИЛИ 9, первый генератор 10Устройство для определения взаим- . тактовых импульсов, делитель 11 час- ной корреляционной функции работает тоты, первый счетчик 12, второй счет- следующим образом. чик 13, третий счетчик 14, первый В течение одного цикла происхотриггер 15, первый элемент И 16, 20 дит вычисление очередной частной корвторой генератор 17 тактовых импуль- релограммы (ЧК) в вычислительном блосов блок 18 постоянной памяти де- ке 3 и прибавление отсчетов пред-.4 шифратор 19, второй элемент И 20, шествующеМ ЧК, хранящихся в блоке второй триггер 21, элемент 22 задерж- памяти, к отсчетам промежуточных ки, компаратор 23, формирователи 24 5 коррелограмм, хранящимся в блоках 7 и 25 импульсов, элемент 26 задержки. Усреднения, При этом количество.Вычислительный блок 3 содержит элементов И в первой 6 и второй 8 группу регистров 27 сдвига, группу группах и количество блоков 7 усредумножителей 28, группу усреднителей нения равно п 2 и , где о - количест 29., элементы 30 памяти, группу эле-. во отсчетов одной коррелограммы, и ментов И 31, элементы 32 и 33 задерж- ЗО количество моделируемых законов изки, триггер 34, генератор 35 такто- мерения задержки между исследуемыми . вых импульсов, элементл сов элемент И 36 элемент сигналами. Количество циклов опреде задержки, счетчик 38, дешифратор ляется необходимым фактором усредне и элемент ИЛИ 40. Информационный: ния й и равно й/н; где и - 1 фаКтОр вход группы регистров 27 сдвига яв усреднения при вычислении каждого из ляется информационным входом блока, отсчетов одной частной коррелограмьы. первые ве входыгрупп умножителей объ- Емкость счетчика 12 равна п 2, емкость14и являются другим информаци- счетчика 13 пЗ, емкость счетчика единены и явл юопеляется онным входом блока, управляющие вхо- М/и. Фактор усреднения опред ды группы регистров 27 сдвига объ-40 следующим образомелиненм и являютея управляюмим. вхо дом блока, а. выходы группы регистровЧ аяУ 27 сдвига соединены с вторыми входа- яЮ В ми группы умножителей 28, выходы которых соединены с сены с соответствующими 45 где у - текущая средняя скорость информационными входами группы ус- измеиенйя задержки;реднителе , уй 29 управляющие входы дФ - интервал дискретизации;Еб 1 - верхняя частота входного которых объединены и соединены свыходом элемента 32 задержки Выхо-. сигнала.тВ исходном состоянии перед началомкаждо нового циклаг ппы среднйтелей 29 соединены ."13 и триггеры 15 и 21 обнулены Блавходами элементов 30 памяти, управ: -ягодаря этому элемент .И .Ы открыт, а пяющие входы которых объединены с вхоэлемент И 16 закрыты, Тактовые импульал ной установки сы генерируемые генератором 10 так 55 товых импульсов, поступают на синхросоединены с соответствующими ин.в тствующими инфор. - низирующие входы аналого-цифровых 1и 2 преобразователей (ЪЦП) и на вход мационными входами группы элементовИ 31, управляющие входы коя щие входы которых сое- делителя 11 частоты. Коэффициент дединены с соответству иответствующими выходами . ления делителя 11 частоты, равный и дешифратора . ыхо ы39 Выходы группы эле выбирается таким, чтобы в интервале ментов И 31 соединены с соответствую- между его выходными импульсами прощими входами элементовментов ИЛИ 40 выуизошло построение ЧК вычислительным ход которого являетсявляется информационным блоком 3 и передача ее отсчетов чевыходом блока, Выход элемента 33 за- Рез элемент 22 задержки и элемент держки соединен с первс первым входом 65 И 20 в блок 4 памяти, Отсчеты сигна 1016791лов Х (1) и У (Ф) с выходов АЦП 1 и 2 поступают в вычислительный блок 3, в котором происходит вычисление отсчетов ЧК.Вычислительный блок 3 (Фиг. 2) работает следующим образом.Сигнал Х (1) поступает на вход аналого-цифрового преобразователя 1, и в момент поступления импульсов генератора 10 преобразуется в соответствующий п-разрядный двоичный код. о Этот код поступает на входы группы регистров 27 сдвига, выполняющих функцию цифровой линии задержки. Длина каждого из регистров 27 сдвига определяется требуемой задержкой 15 и количеством частных оценок:Юмокс,а 1гдеьмокс - требуемое время задержки;количество частных оценок.С появлением каждого нового сдвигающего импульса на выходе генератора 10 тактовых импульсов коды-отсчеты входного сигнала продвигаются вправо по группе регистров 27 сдвига. Импульсы, представляющие отсчет в двоичном коде, с выхода одноименных триггеров, например К, регистров 27 сдвига проходят на входы умножителей 28 того же номера К. На тот же умно- житель 28 подаются отсчеты входного сигнала У (1) от аналого-цифрового преобразователя 2. На выходе К-того умножителя формируется код, равный элементарному произведению Х (1-К ь 1 х 35 ху (1). Код произведения синхронно с тактовыми импульсами передается на К-й усреднитель 29.Накопление элементарных произведе ний в усреднителях 29 продолжается 4 О до возникновения сигнала на выходе делителя 11 частоты. Коэффициент деления делителя 11 частоты равен выбранному для частной оценки фактору усреднения М 1. Синхронно с вы ходным сигналом делителя 11 частоты результаты усреднения записываются в элементы 30 памяти, а через интервал времени, определяемый элементом 32 задержки, усреднители 29 обнуля-. ются и начинается новый процесс вычисления очередных частных оценок.Через интервал времени С, определяемый элементом 33 задержки, триггер 34 переходит в состояние 1 и разрешающий потенциал поступает 55 на один из входов элемента Зб И, на второй вход которого поступают Импульсы от генератора 35 тактовых импульсов, С выхода генератора 35 тактовые импульсы начинают поступать 60 на вход счетчика 38, модифицируя каждый раз его состояние на единицу, В соответствии с состояниями счетчика ,38 дешифратор 39 управляет элементами И 31 так, что на вход элемента 22 65 задержки и компаратора 23 синхронно со смеНой каждого состояния счетчика 38 через соответствующий элемент И 31 и элемент ИЛИ 40 поступают по порядку отсчеты ЧК (хранимые в элементах 30 памяти) с аргументами отмокс0 до- + 2 0.д 1Отсчеты ЧК через элемент 22 задержки и элемент И 20 поступают на вход блока 4 памяти. Передача каждого отсчета ЧК сопровождается синхронизирующим импульсом, который поступает на вход записи блока 4 памяти и через элемент ИЛИ 5 на вход счетчика 12, модифицируя каждый раз его состояние на единицу. Код состояния счетчика 12 через блок 18 постоянной памяти передается на адресные входы блока 4 памяти, чем обеспечивается запись каждого нового отсчета ЧК по новому адРесуПараллельно с этим отсчеты ЧК поступают на первый вход компаратора 23, к второму входу которого подключен источник Оп порогового уровня. Когда в момент времени 1 (фиг. 3) величина очередного отсчета ЧК превысит пороговый уровень Оп(фиг. За),компаратор 23 открывается и генерируЬт импульс (фиг, Зб), который оканчивается в момент времени Фз,когда величина отсчетов ЧК вновь станет меньшей О.Формирователь 24 импульсов вырабатйвает импульс(фиг.Зв),который совпадает во времени с передним фронтом выходного импульса компаратора 23, а импульс на выходе формирователя 25 импульсов (фиг. Зг) совпадает с задним фронтом выходного импульса компаратора 23. Выходной импульс формирователя 24 импульсов устанавливает триггер 21 в состояние 1(фиг.Зе), а выходной импульс формирователя 25 импульсов задерживается элементом 24 задержки на а 12(фиг. Зд) и устанавливает триггер 21 в исходное нулевое состояние (фиг. Зе). Время задержки 1 выбирается таким, чтобы длительность импульса (фиг. Зе) на выходе триггера 21 была равна интервалу Tк корреляции процесса 1(1). На это время элемент И 20 оказывается закрытым, и в блок 4 памяти поступают нулевые отсчеты, Отсчеты ЧК задерживаются элементом 22 задержки на интервал а 1(фиг. 4 ж), приблизительно равный , чем обеспечивается замена нулевыми отсчетами тех участков ЧК (фиг. За), в которых наличие взаимной корреляции процесса )(1) существенно влияет на выделение корреляционной функции процесса (Ф) в 1 -м канале устройства.Синхронно с возникновением каждого очередного импульса на выходе делителя 11 частоты счетчики 12 и 13 и вычислительный блок 3 обнуляются, атриггер 15 переводится в состояние. В вычислительном блоке 3 начинается процесс вычисления очередной ЧК. С переходом триггера 15 в состояние 11 открывается элемент И 16, и тактовые импульсы от генератора 17 тактовых импульсов через элемент. И 16 и элемент ИЛИ 5 начинают поступать на счетчик 12, модифицируя каждый раз его состояние на единицу. С каждым переходом счетчика 12 в новое состояние модиФицируется код на адресных входах блока 18 постоянной памяти, а с ним и код на адресных входах блока 4 памяти, чем обеспечивается поступление на первые 15 входы элементов И 6 очередного отсчета ЧК, хранящегося в блоке 4 памяти. Порядок поступления отсчетов определя; ется программой, записанной в блоке 18 постоянной памяти. При этом, если 20 перед поступлением очередного К-го импульса на вход счетчика, 12 дешифратор 19 обеспечивал открытое состояние (К) -го элемента И .б и (К) -го элемента И 8, то после перехода счетчика 12 в К-е состояние разрешающий потенциал с дешиФратора 19 уже будет . поступать на.К-е элементы И б и И 8.Таким образом, в течение генерации на выходе элемента И 16 первых тактовых импульсов отсчеты очередной ЧК поступают в блоки 7 усреднения с .1-го по о 2-е, в течение генерации вторых п 2 тактовых импульсов, когда счетчик 13 находится в состоянии 1, отсчеты очередной ЧК поступают в блоки 7 усреднения с (п +1)-го по 2 п 2-е и т.д., пока отсчеты очередной ЧК не поступают на все п 2 йз блоков 7 усреднения. Причем каждому новому состоянию счетчика 13 соответ ствет новая модель изменения задержки между исследуемыми сигналами. Обеспечивается реализация этой модели программой, записанной в блоке 18 постоянной памяти. 45 Например, нулевому состоянию счет. чика 13 соответствует программа, при которой отсчеты очередной ЧК посту- . пают в блоки 7 усреднения без смещения, независимо от состояния счетчика 14. Это соответствует нулевой скорости изменения задержки.:При любом другом, например -м, состоянии счетчика 13 отсчеты ЧК поступают в блоки 7 усреднения со смещением, моделируемым блоком 18 постоянной памяти для -го состояния счетчика 13 и текущего состояния счетчика 14. Этим обеспечивается моделирование 1-го закона изменения задержки.Очередной цикл работы устройства оканчивается с .переходом. счетчиков 12 и 13 в исходное состояние 10, а счетчика 14 в его очередное состояние. Выходной импульс счетчика 13 переводит триггер 15 в исходное состояние О.При описанном выше способе,обработки ЧК резко повышается разрешающая способность а вместе с тем и точность устройства для определения взаимных корреляционных Функций, когда каждый из двух входных сигналов представляет собой сумму двух и более процессов, подвергнутых различным временным искажениям, Процесс измерения при этом протекает в несколько этапов.На первом этапе на выходе устройства выявляются один или несколько более сильных сигналов в виде глобальных максимумов на результирующих коррелограммах. Определяются асциссы этих максимумов и закон, пб которому изменяются во времени значения этих абсцисс (по номеру канала, в которомвыявленный максимум имеет наиболь шую величину).На втором этапе в каналах устройства, отстоящих по скорости более чем на интервал корреляции от тех, в которых выявлены более сильные сигналы, происходит обнуление в,суммнруемых частных коррелограммах участков, соответствующих выделению в них в данный момент сильных сигналов, Таким образом, на втором этапе происходит слежение по задержке за сильными сигналами в каналах, где они наиболее ярко выделились, и выявление в остальных каналах Функции взаимной корреляцни более слабых сигналов, если таковые имеются.Если на втором этапе удается выявить дополнительные сигналы, колифчество блокируемых (обнуляемых) участков в других каналах увеличивается. При благоприятных условиях ,этот процесс может продолжаться до теоретически реализуемой разрешающей способности устройства.Теоретически реализуемое количест во разделяющих сигналов в предлагаемом устройстве равноН Угде Й - максимально ожидаемая задержка между исследуемымисигналами;количество моделируемыхкривых изменения задержкимежду исследуемыми сигналами;г - интервал корреляции исслекдуемых сигналов.1016791 Составитель А. Иванова фролова Техред В.Далекорей - КорректРошко едакт аз 3387/48 ПодписноеВНИИПИ итета СССРпо де критий113035, Мос наб., д. 4/5 Тираж 70 бГосударственного ком лам изобретений и от ква, Ж, Раушская П Патент г. Ужгород, ул. Проект Фил