Устройство задержки последовательности импульсов с цифровым управлением

(51) 4 Н 03 К 5/13 ОПИСАНИЕ ИЗОБРЕТЕН т авиац Рыжий во СССР 16,10.79,ка ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ К АВТОРСКОМУ СВИДЕТЕЛЬСТВ(71) Ленинградский инститонного приборостроения(54) УСТРОЙСТВО ЗАДЕРЖКИ ПОСЛЕДОВАТЕЛЬНОСТИ ИМПУЛЬСОВ С ЦИФРОВЫМ УПРАВЛЕНИЕМ(57) Изобретение относится к импульсной технике и может быть использовано в устройствах различного назначения, где необходимо получение большо. го регулируемого цифровым кодом времени задержки последовательностиимпульсов, длительность которыхи паузы между ними являются случайными. Целью изобретения являетсярасширение функциональных возможностей за счет обеспечения возможностизадержки апериодической последовательности импульсов, средний периодследования которых меньше временизадержки. Для достижения указаннойцели в устройстве в каждый каналзадержки фронта импульса введеныпервый регистр памяти 6, блок вычитания 7, первый блок памяти 8, первый коммутатор кодов 9, второй реверсивный счетчик 10, элемент И 12,второй триггер 13, блок выделенияФронта импульса, первый адресный 1285576счетчик 15, второй адресный счетчик 16, второй блок памяти 17, второй ком-.мутатор кодов 18, второй регистр памяти 19, цифровой компаратор 20, счетчик управления 21, блок синхронизации 22, Устройство содержит также генератор тактовых импульсов 1, элемент НЕ 2, формирующий триггер 3, первый триггер 4, реверсивный счетчик 5, Использование информации на выходе реверсивного счетчика позволяет вычислять значение кода задержки между импульсами, и осуществлять запоминание и преобразование кода в задержку. Таким образом выходная последовательность импульсов будет задержанной копией входной. 1 з.п.ф-лы, 3 ил.10 15 20 Изобретение относится к импульсной технике и может быть использовано в устройствах различного назначения, где необходимо получение большого регулируемого цифровым кодом времени задержки последовательности импульсов, длительность которых и па. узы между ними являются случайными.Цель изобретения - расширение функциональных возможностей за счетобеспечения возможности задержки апериодической последовательности импульсов, средний период следования которых меньше времени задержкиНа фиг.1 представлена структурная схема предлагаемого устройства; на фиг.2 - блок синхронизации; на фиг,3 - временные диаграммы, поясняющие работу устройства.Устройство задержкисодержит,генератор 1 тактовых импульсов, элемент НЕ 2, вход которого является входом "устройства, формирующий триг гер 3, выход .которого является выходом устройства, и два идентичных канала задержки фронта импульса, каждый из которых содержит. первый триггер 4, реверсивный счетчик 5, первый регистр 6 памяти, блок 7 вычи" тания, первый блок 8 памяти, первый коммутатор 9 кодов, второй реверсивный счетчик 10, элемент ИЛИ 11, эле,мент И 12, второй триггер 13, блок 14 выделения фронта импульса, первый адресный счетчик 15, второй адресный счетчик 16, второй блок 17 памяти, второй коммутатор 18 кодов, второй регистр 19 памяти, цифровой компаратор 20, счетчик 21 управления, блок 22 синхронизации.В каждом из каналов последовательно соединены первый регистр б памя-. ти, блок 7 вычитания, первый блок 8 памяти, первый коммутатор 9 кодов, второй реверсивный счетчик 10, элемент ИЛИ 11, элемент И 12,и второй триггер 13, блок 14 выделения фронта импульса, первый триггер 4, реверсивный счетчик 5, первый 15 и второй 16 адресные счетчики, второй блок .17 памяти, второй коммутатор 18 кодов, второй регистр 19 памяти, цифровой компаратор 20, счетчик 21 управления и блок 22 синхронизации, причем выход блока 14 выделения фронта импульса соединен с установочным входом первого триггера 4, пер- вым входом блока 22 синхронизации и инверсным входом записи первого регистра 6 памяти, установочный вход которого соединен с вторым входом блока 7 вычитания и информационным выходом реверсивного счетчика 5, выход переноса которого соединен с вто рым входом элемента ИЛИ 11, с инверсньм счетным входом счетчика 21управления, с инверсным .входом обну ления первого адресного счетчика Ь 5,входом записи второго регистра 19памяти, входом обнуления первоготриггера 4, инверсным входом обнуления второго адресного счетчика 16,выход которого соединен с первымвходом второго коммутатора 18 кодови адресным входом второго блока 17памяти, выход которого соединен свторым входом первого коммутатора9 кодов, вход управления которогосоединен с выходом счетчика 21 управления, входом выбора элементовпамяти блока 22 синхронизации и входом управления второго коммутатора18 кодов, выход которого соединен спервым входом цифрового компаратора20 и установочным входом второго регистра 19 памяти, вьцод которого соединен с вторым входом цифрового компаратора 20, выход которого соединенс вторым входом элемента И 2, выход управления первым блоком памятиблока 22 синхронизации соединен ссчетным входом первого адресногосчетчика 15, выход которого соединенс вторым входом второго коммутатора18 кодов и адресным входом первогоблока 8 памяти, вход записи которогосоединен с выходом первого сигналазаписи блока 22 синхронизации, выход управления вторым блоком памятикоторого соединен с счетным входомвторого адресного счетчика 16, а выход второго сигнала записи блока 22синхронизации соединен с входом записи второго блока 17 памяти, входустановкикоторого соединен с выходом блока 7 вычитания, второй входблока 22 синхронизации соединен свходом обнуления второго триггера 13и выходом второго реверсивного счетчика 10, счетный вход которого соединен с счетным входом реверсивногосчетчика 5, вход которого соединенс выходом первого триггера 4, выходвторого триггера 13 соединен с входом управления второго реверсивногосчетчика 10, входы блоков 14 выделения фронта импульса каналов задержки фронта импульса соединены соответственно с входом и выходом элемента НЕ 2, а выходы элементов ИЛИ 11каналов задержки фронта импульса соединены с соответствующими входамиформирующего триггера 3, выход генератора 1 тактовых импульсов соединенс счетными входами реверсивных счетчиков 5 каналов задержки фронта импульса, установочные входы реверсивных счетчиков 5 каналов задержкифронта .импульса объединяются и явля ются входом установки кода задержки,Блок 22 синхронизации содержит элемент НЕ 22-1, блок 22-2 выделения фронта и среза импульса, блок 22-3 выделения среза импульса, триггер 22-4, первый элемент И 22-5, второй элемент И 22-6, третий элемент И 22-7, четвертый элемент И 22-8, пятый элемент И 22-9, шестой элемент И 22-10, первый элемент ИЛИ 22-11, второй элемент ИЛИ 22-12,Вход выбора элементов памяти блока 22 синхронизации соединен с входом элемента НЕ 22-1, первым входом 20 25 30 35 40 45 50 55 шестого элемента И 22-10, первымвходом второго элемента И 22-6, первым входом третьего элемента И 22-7и входом блока 22-2 выделения фронта и среза импульса, выход которогосоединен с первым входом триггера22-4, выход которого соединен с первым входом пятого элемента И 22-9,вторым входом шестого элемента И 221 О, первым входом первого элементаИ 22-5 и вторым входом третьего элемента И 22-7, третий вход которогосоединен с выходом 22-3 блока выделения среза импульса и вторым входомпервого элемента И 22-5, третий входкоторого соединен с выходом элементаНЕ 22-1, вторым входом пятого элемента И 22-9 и первым входом четвертогоэлемента И 22-8,выход которого сое-.динен с первым входом первого "элемента ИЛИ 22-12, второй вход которогосоединен с выходом третьего элементаИ 22-7, первый вход блока 22 синхронизации соединен с вторым входомтриггера 22-4, входом блока 22-3 выделения среза импульса, третьим входом шестого элемента И 22-10 и третьим входом пятого элемента И 22-9, выход которого является первым сигналом записи блока 22 синхронизации,выход шестого элемента И 22-10 является выходом второго сигнала записиблока 22 синхронизации, второй входкоторого соединен с вторым-входомчетвертого элемента И 22-8 и вторымвыходом второго элемента И 22-6, выход которого соединен с первым входом первого элемента ИЛИ 22-11, второй вход которого соединен с выходомпервого элемента И 22-5Выход перво.го элемента ИЛИ 22-11 является выходом управления первым блоком памяти блока 22 синхронизации, а выход31 диаграмма напряжения на выходевторого триггера первого каналазадержки фронта импульсадиаграмма, отображающая состояние реверсивного счетчика досчета первого канала задержкифронта импульсадиаграмма напряжения на выходе реверсивного счетчика досчета первого канала задержкифронта импульсадиаграмма напряжения на выходепервого канала задержки Фронтаимпульсадиаграмма напряжения на входевторого канала задержки фронтаимпульсадиаграмма напряжения на выходе блока выделения фронта импульса второго канала. задержкифронта импульсадиаграмма напряжения на выходевторого канала задержки фронтаимпульсадиаграмма напряжения на выходеустройства 34 -35 -36 -38 -Устройство работает следующим образом. второго элемента ИЛИ 22-12 является выходом управления вторым блоком памяти блока 22 синхронизации.На фиг,З представлены следующие временные диаграммы:23 - диаграмма напряжения на входе устройства24 - диаграмма напряжения на выходеблока выделения фронта импульса4 25 - диаграмма напряжения на выходегенератора тактовых импульсов 26 - диаграмма напряжения на выходепервого триггера первого канала задержки фронта импульса 27 - диаграмма, отображающая состояние реверсивного счетчика первого канала задержки фронтаимпульса28 - диаграмма напряжения на выходепереноса реверсивного счетчика первого канала задержкифронта импульса29 - диаграмма напряжения на входезаписи первого блока памяти первого канала задержки фронтаимпульса30 - диаграмма напряжения на выходесчетчика управления первогоканала задержки фронта импульса40 Если интервал следования Фронтоввходных импульсов не меньше временизадержки, то первый канал задержкифронта импульса 1 работает следующимобразом. Фронтом импульса с выхода 45 блока 14 выделения Фронта импульсаустанавливается первый триггер 4 всостояние логической единицы, разрешая тем самым реверсивному счетчику 5 обратный счет импульсов, приходящих на его синхровход, В моментформирования импульса переноса насоответствующем выходе реверсивногосчетчика 5 первый триггер 4 устанавливается в исходное состояние пере.водя реверсивный счетчик 5 в режимустановки, Импульс переноса, сформированный реверсивным счетчиком 5,проходит на выход канала задержки4 юонта импульса через элемент ИЛИ 11,5 10 15 20 25 30 Каждый канал задержки фронта импульса вырабатывает импульс, фронт которого задержки относительно фронта сигнала, поступающего на вход канала задержки фронта импульса, Эта задержка определяется кодом, поступающим на вход установки кода задержки, На вход первого канала задержки фронта импульса поступает сигнал с входа устройства, а на вход второго - инвертированный сигнал. Таким образом на входы формирующего триггера 3 поступают импульсы, задержка которых относительно фронтов и срезов импульсов на входе устройства определяется указанным кодом, а на выходе формирующего триггера 3 Формируется задержанный сигнал,Каналы задержки фронта импульса устроены идентично, поэтому рассмотрим работу первого канала задержки фронта импульса, В исходном состоянии на выходах первого 4 и второго 13 триггеров установлено напряжение, соответствующее логическому нулю, реверсивный счетчик 5 и второй реверсивный счетчик 10 находятся в режиме установки, первый 15 и второй 16 адресные счетчики обнулены. Полагаем, что на выходе счетчика 21 управления установлено напряжение соответствующее логическому нулю.В зависимости от соотношения периода следования фронтов входных импульсов и времени задержки возможны для варианта работы канала задержки фронта импульса.1285576 В том случае, если интервал следования фронтов входных импульсовменьше времени задержки, первый канал задержки фронта импульса работает следующим образом, Фронтом импульса с выхода блока 14 выделенияфронта импульса первый триггер 4 устанавливается в состояние логическойединицы, разрешая тем самым обратныйсчет импульсов, приходящих на счетный входреверсивного счетчика 5 ср-. -зом импульса с выхода блока 14 выделения фронта импульса, Значение кодана информационном выходе реверсивного счетчика 5 заносится в первый регистр 6 памяти, При этом фронтомследующего импульса с выхода блока14 выделения фронта импульса код,соответствующий интервалу задержкимежду фронтами импульсов, поступающих на вход первого канала задержкифронта импульса, записывается всоответствующую ячейку первого блока 8 памяти, Импульс для записи информации в первый блок 8 памяти поступает от блока 22 синхронизации.По срезу импульса с выхода блока 14выделения фронта импульса, блок 22синхронизации вырабатывает импульс,который поступает на счетный входпервого адресного счетчика 15 дляподготовки к записи следующей ячейки первого блока 8 памяти,После этого на вход второго триг.гера 13 поступает импульс, устанавли вая его в состояние логической еди ницы, и второй реверсивный счетчик10 начинает обратный счет импульсов, приходящих на счетный вход. На счетный вход первого адресного счетчика 15 приходит импульс с соответствующе Срезом импульса с выхода блока 14 выделения фронта импульса код с информационного выхода реверсивного счетчика 5 переписывается в первый регистр 6 памяти, В момент формирования фронта следующего импульса на выходе блока 14 вьщеления фронта импульса код, соответствующий интервалу задержки между фронтами импульсов на входе первого канала задержки фронта импульса, записывается в следующую ячейку первого блока 8 памяти. Затем вновь меняется адрес для записи новой информации в первый блок 8 памяти, Цикл, состоящий из записи соответствующего кода в первый блок 8 памяти, смены адреса первого адресного счетчика 15 и записи информации в первый регистр 6 памяти повторяется каждый раз после формирования импульса на выходе блока 14 выделения фронта импульса во время обратного счета реверсивного счетчика 5, Таким образом коды, соответствующие интервалу задержки между фронтами входных импульсов, записываются в первый блок 8 памяти, а этот код вычисляется в блоке 7 вычитания как разность ко дов предыдущего и текущего кодов наинформационном выходе реверсивного счетчика 5,где Н, - код на выходе блока вычитания;И - код, хранящийся.в первомрегистре памяти, который 15соответствует коду на информационном выходе реверсивного счетчика в моментприхода фронта предыдущегоимпульса с выхода блока.вы деления фронта импульса;Б - текущий код на информационном выходе реверсивногосчетчика,25После окончания счета на выходепереноса реверсивного счетчика 5 вы"рабатывается импульс, который устанавливает первый триггер в исходноесостояние, Этот же импульс Проходит на выход первого канала задержкифронта импульса через элемент ИЛИ11, Фронтом импульса переноса вовторой регистр 19 памяти записывается код с выхода первого адресногосчетчика 15. Таким образом, во втоЗ 5 ром регистре 19 памяти хранится код,соответствующий количеству входныхимпульсов, приходящих за время обратного счета реверсивного счетчика5, Спадом импульса переноса с соответствующего выхода реверсивногосчетчика 5 счетчик 21 управленияустанавливается в состояние логической единицы, При этом выход первого блока 8 памяти подключается через первый коммутатор 9 кодов к соответствующему входу второго реверсивного счетчика 10, Таким образом .во второй реверсивный счетчик 1 Озаписывается код из певой ячейкипервого блока 8 памяти.128559го выхода блока 22 синхронизациипосле установки второго триггера 13в состояние логической единицы, Таким образом на выходе первого блока8 памяти устанавливается следующеезначение кода, соответствующее интервалумежду импульсами. После формирования импульса переноса на выходе второго реверсивного счетчика10 второй триггер 13 устанавливается 10состояние логического нуля. Импульспереноса с выхода второго реверсивного счетчика 10 проходит на выходпервого канала задержки фронта импульса через элемент ИЛИ 11. Во второйреверсивный счетчик 10 записываетсяновая информация о задержке фронтоввходных импульсов, затем он начинает обратный счет импульсов. На счетный вход первого адресного счетчика 15 поступает импульс и на выходепервого блока 6 памяти устанавливается новая информация. Запись новойинформации во второй реверсивныйсчетчик 10 возможна за счет конеч 25ного быстродействия элементов ИЛИ 11и И 12.Цикл считывания информации из.первого блока 8 памяти, записи ееЗОво второй реверсивный счетчик 10 исмены адреса первым адресным счетчиком 15 продолжается до тех цор, покакоды на входах цифрового компаратора 20 не сравняются, Таким образомцифровой компаратор 20 прерываетзапуск второго триггера 13 послевыработки вторым реверсивным счетчиком 10 такого количества импульсов, какое было во время обратного40счета реверсивным счетчиком 5. Есливо время обратного счета вторым реверсивным счетчиком 10 или его переключения, на выходе блока 14 выделения фронта импульса появляетсяимпульс, то начинает снова считатьреверсивный счетчик 5, а последую"щие импульсы с выхода блока 14 формирования осуществляют запись информации об интервале задержки между импульсами во второй блок 17 памяти, После окончания счета реверсивным счетчиком 5 коды о задержке между импульсами преобразуются в задержку во втором реверсивном счет 55 чике 1 О, Таким образом на выходе первого канала задержки фронта импульса сформированы импульсы, задержки фронтов которых относитель 10но фронтов сигналов, поступающих на вход, определяются кодом, приходящим на вход установки кода задержки,Формула изобретения1, Устройство задержки последовательности импульсов с цифровым уп" равлением, содержащее генератор тактовых импульсов, формирующий триг" гер, элемент НЕ и два идентичных канала задержки фронта импульса, входы которых подключены соответственно к входу и выходу элемента НЕ, вход которого является входом устройства, тактовые входы которых соединены с выходом генератора тактовых импульсов, установочные входы подключены к шинам задания кода, а выходы - к соответствующим входам формирующего триггера, выход которого является выходом устройства, причем каждый из каналов задержки фронта импульса содержит последова-тельно соединенные первый триггер и реверсивный счетчик, выход переноса которого соединен с входом обнуления первого триггера, счетный вход реверсивного счетчика канала задержки фронта импульса является его тактовым входом, установочные входы реверсивного счетчика канала задержки фронта импульса. являются его установочными входами, о т л и .ч а ю щ е е с я тем, что, с целью расширения функциональных воэможностей эа счет обеспечения возможности задержки апериодической последовательности импульсов, средний период следования которых меньшевремени задержки, в каждый канал эа . держки фронта введены последовательно соединенные первый регистр памяти, блок вычитания, первый блок памяти, первый коммутатор кодов, второй реверсивный счетчик, элемент ИЛИ, элемент И и второй триггер, блок выделения фронта импульса, первый и второй адресные счетчики, второй блок памяти, второй коммутатор кодов, второй регистр памяти, цифровой ком паратор, счетчик управления и блок синхронизации, причем выход блока выделения фронта импульса соединен с установочным входом первого триггера, первым входом блока синхронизации и инверсным входом записи первого регистра памяти, установочный вход ко 1285576 122, Устройство по п,1, о т л и ч аю щ е е с я тем, что блок синхрони; зации содержит элемент НЕ, вход ко-, торого является входом выбора элементов памяти блока синхронизации, соединенным с первым входом второго элемента И, первым входом третьего элемента И и входом блока вьщеления фронта и среза импульса, выход которого соединен с первым входом триггера, выход которого соединен с первым входом пятого элемента И, вторым входом шестого элемента И, первым входом первого элемента И и вторым входом третьего элемента И, третий вход которого сОединен с выходом блока выделения среза импульса и вторым входом первого элемента И, третий вход которого соединен с выходом элемента НЕ, вторым входом пятого элемента И и первым входом четвертого элемента И, выход которого соединен с первым входом второго элемента ИЛИ, второй вход которого соединен с выходом третьего элемента И, первый вход блока синхронизации соединен с вторым входом тригге ра, входом блока вьщеление среза импульса, третьим входом шестого элемента И и третьим входом пятого элемента И, выход которого является первым сигналом записи блока синхронизации, выход шестого элемента И является выходом второго сигнала записи блока синхронизации, второй вход которого соединен с вторым входом четвертого элемента И и вторым выходом второго элемента И, выход которого соединен с первым входомпервого элемента ИЛИ, второй вход которого соединен .с выходом первого элемента И, выход первого элемента И является выходоь управления первым блоком памяти блока синхронизации, а выход второго элемента ИЛИ является выходом управления вторым блоком памяти блока синхронизации. торого соединен с вторым входом блока вычитания и информационным выходом реверсивного счетчика, выход переноса которого соединен с вторым входом элемента ИЛИ, с инверсным счетчиком 5 входа счетчика управления, с инверсным входом обнуления первого адресного счетчика, входом записи второго регистра памяти, инверсным входом обнуления второго адресного счетчика, выход которого соединен с первым входом второго коммутатора кодов и адресным входом второго блока памяти, выход которого соединен с вторым входом первого коммутатора кодов, вход управления которого соединен с выходом счетчика управления, входом выбора элементов памяти блока синхронизации и входом управления второго коммутатора кодов, выход которого соединен с первым входом цифрового компаратора и установочным входом второго регистра памяти, выход которого соединен с вторым входом цифрового компа. ратора, выход которого соединен с вторым входом , элемента И, первый выход управления блока синхронизации соединен с счетным входом первого адресного счетчика, выход которого соединен с вторым входом второго коммутатора кодов и адресным входом первого блока памяти, вход записи которого соединен с выходом первого сигнала записи блока синхронизации, выход управления вторым блоком памяти которого соединен с счетным входом второго адресного счетчика, а выход. второго сигнала записи блока синхро низации соединен с входом записи40 второго блока памяти, вход установки которого соединен с выходом блока вычитания, второй вход блокасинхронизации соединен с входом обну ления второго триггера и выходом второго реверсивного счетчика, счетный вход которого соединен с счетным входом реверсивного счетчика, выход второго триггера соединен с входом управления второго реверсивногосчетчика, вход блока вьщеления фронта импульса является входом первого и второго канала задержки фронта импульса, а выход элементов ИЛИканала задержки фронта импульса является его выходом,1285576 ои ианол ыкЗП фи.ЗТираж 902 Подписи Ужго на ВворсиВводВл 6 НИИПИ Заказ 914 роизв,-полигр. пр-тие, г род, ул. Проект й сигмыкЕл угувЬеерЮммИ поюлэ урЖелюрфми ламелв -каЮ