Интерполятор поверхности

(51)М. Кл. с присоединением заявки М -6 06 Г 15/3 Я Рвударстюей квмвтвт ССЕР пв аеам кзебрвтенкй и еткрытий72) Авторы изобретения А.З. Венедиктов, В.Н. Соломаха и А.Г. ов Рязанский радиотехнический инсти 71) Заявите 5 Ь) ИНТЕРПОЛЯТОР ПОВЕРХНОСТносится к в автоматике быть исполь оятельного аппаратуры адач. Изобретение отельной технике,механике и можетв качестве самоства или в составения специальных з сли- елезова троистеше 5 Известно вычислительное устройстводля интерполяции 2 = 1(Х,Ч), содержащеедве пары последовательно включенныхсчетчиков аргументов, запоминающееустройство, сумматор, регистры,схему сравнения, логические схемыи схемы управления и предназначенодля вычисления значений Функций двухпеременных 11 1.Недостатком устройства являетсянизкое быстродействие, обусловленноепринятой организацией вьчислительно"го процесса, в соответствии с кото орым для определения значений функциидля всех текущих значений аргументовнеобходимо последовательное выполнение алгоритма интерполяции,Наиболее близкое к предлагаемому устройство для формирования монотон" ных функций двух переменных, содержит блок памяти, два узла двоичных умножителей, счетчик аргументов, . сумматор, элемент ИЛИ, счетчик ре" зультата и предназначено для пост" рочного развертывания ( генерирования ) двумерных монотонных Функций ЦНедостатком известного устройст" ва является низкая инструменталь" ная точность, обусловленная наличием в его составе двоичных умножителей, на выходах которых формируются частоты с неравномерным периодом следования импульсов.Неравномерный характер распределе" ния импульсов в выходной последовательности, которая интегрируется на счетчике результата, приводит к появлению текущих погрешностей в формировании результирующего кода, значения которых могут достигать значительных величин,9 ч 20 ч 3Цель изобретения - увеличениеточности.Указанная цель достигается тем,что в интерполятор поверхности,содержащий блок памяти, адресные5входы которого соединены с первымивыходами первого и второго счетчиков, сумматор, введены первый, второй и третий регистры, блок суммирования и блок управления, причем 10второй выход первого счетчика подключен к входу второго счетчика, второйвыход которого соединен с первымвходом блока суемирования, второйи третий входы которого подключенысоответственно к выходам первого ивторого регистров, входы которыхсоединены с информационным выходомблока памяти и с первым входом сумматора, второй вход которого подключен к выходу третьего регистра, входкоторого соединен с выходом блокасуммирования, выход сумматора соединен с информационным входом блокапамяти и является выходом интерполятора,а вход интерполятора соединенс первым входом первого счетчикаи с входом блока управления, первыйи второй выходы которого подключенысоответственно к управляющим входампервого и второго счетчиков, 9 гретий"к управляющему входу блока памяти,четвертый, пятый и шестой - к управляющим входам первого, второго и третьего регистров, а седьмой и восьмой35выходы блока управления подключенык управляющим входам сумматора. Блок управления содержит первый, второй, третий, четвертый, пятый, шестой, седьмой, восьмой, девятый; десятый и одиннадцатый элементы ИЛИ, первый и второй триггеры, первый и второй, третий, четвертый и пятый элементы И, первый и второй дешифрато 45 ры, первый и второй счетчики, причем первые входы первого, второго и третьего элементов ИЛИ и первого, второго, третьего, четвертого и пятого элементов И соединены с установочны 50 ми входами первого и второго счетчиков и являются входом блока, вторые входы первого и третьего элементов ИЛИ подключены к выходу четвертого элемента ИЛИ и к седьмому выходу блока, выход пятого элемента И соединен с вторым входом второго элемента ИЛИ, с третьим входом третьего элемента ИЛИ и с первым входом четвертого злеО амента ИЛИ, второй вход которого подключен к выходу пятого элемента ИЛИ. к второму входу третьего элемента И и к первому входу шестого элемента ИЛИ, второй вход которого соединен с выходом третьего элемента И и с первыми входами седьмого и восьмого элементов ИЛИ, второй вход последнего подключен к выходу шестого элемента ИЛИ, третий вход восьмого элемента ИЛИ подключен к первому выходу первого дешифратора, к первому входу девятого элемента ИЛИ, к третьему входу второго элемента ИЛИ и к первому установочному входу первого триггера, второй установочный вход которого подключен к выходу третьего элемента ИЛИ, а выход - к второму входу второго элемента И, выход которого соединен с управляющими входамивторого дешифратора и второго счет- чика и подключен к восьмому выходу блока, выход восьмого элемента ИЛИ1 подключен к шестому выходу блока, выход первого элемента ИЛИ соединен с первым установочным выходом первого триггера, второй установочный вход которого подключен к выходу второго элемента ИЛИ, а выход - к второму входу первого элемента И, выход которого соединен с управляющими входами первого дешифратора и первого счетчика, выходы которого подключены к входам первого дешифратора, второй выход которого подключен к третьему выходу блока, третий выход первого дешифратора соединен с первым входом десятого элемента ИЛИ, второй вход которого соединен с первым выходом второго дешифратора, а выход подключен к четвертому выходу блока, четвертый выход первого дешифратора подключен к второму входу седьмого элемента ИЛИ, третий вход которого соединен с вторым выходом второго дешифратора, а выход седьмого элемента ИЛИ подключен к второму выходу блока, пятый выход первого дешифратора подключен к первому входу одиннадцатого элемента ИЛИ, второй вход которого соединен с третьим выходом второго дешифратора, а выход подключен к пятому выходу блока, шестой выход первого дешифратора подклю" чен к второму выходу блока, седьмой выход первого дешифратора подключен к первому выходу блока, четвертый выход второго дешифратора подключен94204 1 о 15 го зо 40 45 2. Интерполятор по п,1, о т л и ч а ю щ и й с я тем, цто блок управления содержит первый, второй, третий, четвертый, пятый, шестой, седьмой, восьмой, девятый, десятый и одиннадцатый элементы ИЛИ, первый и второй триггеры, первый, второй, третий, четвертый и пятый элементы И, первый и второй дешифраторы, первый и второй счетчики, причем первые входы первого, второго и третьего элементов ИЛИ и первого, второго, третьего, четвертого и пятого элементов И соединены с установочными входами первого и второго счетчиков и являются входом блока, вторые входы первого и .третьего элементов ИЛИ подключены к выходу четвертого элемента ИЛИ и к седьмому выходу блока, выход пятого элемента И соединен с вторым входом второго элемента ИЛИ, с третьим входом третьего элемента ИЛИ и с первым входом цетеертого элемента ИЛИ, второй вход которого подключен к выходу пятого элемента ИЛИ, к второму входу третьего элемента И и к первому входу шестого элемента ИЛИ, второй вход которого соединен с выходом третьего элемента И и с первыми входами седьмого и восьмого элементов ИЛИ, второй вход последнего подключен к выходу шестого элемента ИЛИ, третий вход восьмого элемента ИЛИ подключен к первому выходу первого дешифратора, к первому входу девятого элемента ИЛИ, к третьему входу второго элемента ИЛИ и к первому установочному входу первого триггера, второй установочный вход которого подключен к выходу третьего элемента ИЛИ, а выход - к второму входу второго элемента И, выход которого соединен с управляющими входами вто рого дешифратора и второго счетчика и подключен к восьмому выходу блока, выход восьмого элемента ИЛИ подключен к шестому выходу блока, выход первого элемента ИЛИ соединен с первым установочным выходом первого триггера, второй устао 1 Оновоцный вход которого подключен к.выходу второго элемента ИЛИ, а вы- .ход - к второму входу первого элемента И, выход которого соединенс управляющими входами первого дешифра"тора и первого счетчика, выходы котос управляющими входами первого дешифратора и первого счетчика, выходы которого подключены к входам перпервого дешифратора, второй выходкоторого подключен к третьему выходу блока, третий выход первого дешифратора соединен с первым входомдесятого элемента ИЛИ, второй входкоторого соединен с первым выходомвторого дешифратора, а выход подключен к четвертому выходу блока,четвертый выход первого дешифратораподключен к второму входу седьмогоэлемента ИЛИ, третий вход которогосоединен с вторым выходом второгодешифратора, а выход седьмого элемента ИЛИ подключен к второму выходу блока, пятый выход первого дешифратора подключен к первому входу одиннадцатого элемента ИЛИ, второй вход которого соединен с третьимвыходом второго дешифратора, а выход подключен к пятому выходу блока,шестой выход первого дешифратора подключен к второму выходу блока, седьмой выход первого дешифратора подключен к первому выходу блока, четвертый выход второго дешифратора подключен к первому выходу блока, а пятыйвыход подключен к первому выходу блока и к второму входу девятого элемента ИЛИ, выход которого подключенк второму выходу блока, входы вто"рого дешифратора соединены с информационными выходами второго счетчика,выход переноса которого соединен свторым входом четвертого элемента И,выход которого подключен к второмувходу пятого элемента И и к входупятого элемента ИЛИ.Источники информации,принятые ео внимание при экспертизепатент Великобританиий 1413045 кл. 6 4 А, 1975,2. Авторское свидетельство СССРпо заявке И 2560381/18-24,кл.б 06 Р 1/02, 19 ЛРаж 731 Подписно илиал ППП "Патен НИИП каз 4842/40 942 О 4 О Ужгор ул, Проектная,