Устройство для вычисления начальных моментов

Союз Советскик Социбттистическик Ресттубттик.07,80(2 61261/18 и заявкирисоеди аударсткииый каиите СССР о делам изобретений и апрытийован публикования оп ния 17.0 ат авцов, Д. Е. Л адомов и Л. М В. Г. Корчагин, Л. Я.В 3, Б 2) Авторы изобретения рственное Союпроектированию конструкторсконых машин и Оп(7 т) Заявител й зав СТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ НАЧАЛЬНЫ МОМЕНТОВустройства нкциональные невозможтх моментов шире ние функза счет вычисрядков. ционалления 1Изобретение относится к цифровой вычислительной и измерительной технике и может найти применение в системах оперативного статического анализа квазистационарных случайных процессов при решении задач гидрометеорологии, связи, биологии, радиоэлектроники и др.Известны цифровые устройства для определения одномерных начальных моментов случайных процессов, Указанное устройство при вычислении начальных моментов высших порядков характеризуется значительной сложностью в виду наличия в нем (ти) функциональных преобразователей, которые по существу являются многоразряднйми блоками умножения, а также блоков памяти, усре. днения и формирователей интервалов . требующих каждый, помимо собственного местного блока управления, еше и центрального блока управления, Значительное упрощение устройств подобного типа с одновременным сохранением или улучшением других технико-экономических показателей (точность, быстродействие) достигается использованием вероятностного способа кодирования дискретной информации, по которому полноразрядное двоичное число отображается одноразрядным, а входная совокупность ординат преобразуется в бернуллиевскую последовательность импульсов-результатов вероятностного преобразования 11.Наиболее близким к изобретению по технической сущности является устройство для вычисления начальных моментов, содержащее вероятностный двоичный элемент, два интегратора, блок управления, делитель частоты, группу элементов И и триггер 2.Недостатком известногоявляются ограниченные фувозможности, определяемые ностью вычисления начальвысших порядков. Цель изобретения - ра ьных возможностей моментов высших и507 1 ф О 15 20 25 36 35 40 45 5055 3 ОЗПоставленная цель достигается тем,что в устройство для вычисления начальных моментов, содержащее вероятностныйдвоичный элемент, первый вход которогоподключен к первому выходу блока управления, второй вход вероятностного двоичного элемента входом устройства и интегратор, введены сдвиговый регистр, блоккодирования, регистр, К элементов ИЛИи элемент И, при этом выход вероятностного двоичного элемента подключен кпервому входу сдвигового регистра, выходы которого соединены соответственнос первыми входами К элементов ИЛИ,выходы которых подключены к соответст.вующим К входам элемента И, К+ 1 входэлемента И объединен со вторым входом сдвигового регистра и соединен совторым выходом блока управления, третий выход которого подключен к первомувходу интегратора, второй вход которогосоединен с выходом элемента И, третийвход интегратора является первым входомустройства, первый и второй входы блокауправления являются соответственно вторым и третьим входами устройства, четвертый вход интегратора объединен стретьим входом блока управления и подключен к младшему разряду сдвиговогорегистра, вторые входы К элементов ИЛИсоединены с соответствующими выходамиблока кодирования, входы которо о подключены к соответствующим выходамсдвигового регистра, вход которого является четвертым входом устройства.Кроме того, блок кодирования содержит К элементов ИЛИ-НЕ и Кэлементов ИЛИ, причем входы К элементовИЛИ НЕ являются вхоаами блока, выхорыэлементов ИЛИ-НЕ, кроме пе рвого, подключены к первому входу соответствующегоэлемента ИЛИ, вторые вхоаы каждого последующего элемента ИЛИ, кроме второго, подключены к выходу, предыдущегоэлемента ИЛИ, второй вход"второго элемента ИЛИ соединен с выходом первогоэлемента ИЛИ-НЕ, выходы Кэлементов ИЛИ и выход первого элементаИОИ-НЕ являются соответствующими выходами блока,Блок управления содержит триггер пуска, делитель частоты, четыре элемента задержки, четыре элемента И, три счетчика, регистр, триггер перезаписи, триггер отсечки, формирователь импульсов и генератор тактовых импульсов, при этом выход генератора тактовых импульсов подключен к первому входу первого элемента И, второй вход которого соединен с выходом триггера пуска,выход первого элемента И подключен кпервому входу делителя частоты, выходкоторого соединен с входом первогоэлемента задержки, с первым входом второго элемента И и является первым выходом блока, выход первого элементазадержки подключен к единичному входутриггера перезаписи и к первому входупервого счетчика, выход которого соединен с первым входом второго счетчикаи с входом второго элемента задержкии является вторым выходом блока, выходвторого элемента задержки являетсятретьим выходом блока, первые входытретьего и четвертого элементов И объединены иподключены к выходу второгоэлемента И второй вход которого соединен с выходом триггера перезаписи, нулевой вход которого объединен с нулевыми входами триггера пуска, триггераотсечки, с входами установки в нульпервого, второго счетчиков, с входомустановки и нуль делителя частоты иподключен к выходу формирователя импульсов, выход третьего элемента задержки соединен со входом формирователяимпульсов, с первым входом третьегосчетчика и через четвертый элемент задержки с первым входом пятого элемента И, выход которого подключен к единичному входу триггера пуска, второйвход пятого элемента задержки соединенс выходом триггера отсечки, единичныйвход которого подключен к выходу третьего счетчика, второй вход которого является первым входом блока, вход третьего элемента задержки соединен с выходом второго счетчика, второй вход которого подключен к выходу четвертогоэлемента И, второй вход которого соединен с выходом регистра, вход которого является вторым входом блока, второй вход первого счетчика подключен квыходу третьего элемента И, второйвход которого является третьим входомблока На фиг 1 изображена функциональная схема устройства; на фиг, 2 - схема блока кодирования; на фиг. 3 - схема блока управления.Устройство содержит вероятностный двоичный элемент 1, сдвиговый регистр 2, блок 3 кодирования, регистр 4, элемент И 5, К элементов ИЛИ 6, интегратор 7, блок 8 управления. Блок 3 кодирования содержит К элементов ИЛИ-НЕФ ор мула изобретенияк 7 0380точности. Последняя определяется коэффициентом Х - кратностью кодирования,который вводится перед,началом вычислений в регистр 19, При м =1 каждаяиз вводимых в устройство ординат Я ко- %дируется И раз, и в интегратор 7 заносится только одно значение Х" (где Хкодированное отображение ординаты Хслучайногопроцесса), точность при этомнаименьшая, но быстродействие устройства (скорость обработки ординат случайного процесса) - наибольшее. ПриХ 2( 1 - целое положительное число)вводимая ордината случайного процессакодируется 2 И раз, в интегратор 7 1заносится таким образом 2 значений(м 3 ксимальная) частота исследуемогослучайного процесса) Х (т ) должна бытьниже по крайней мере в Х раз. В то же 20время точностные характеристики возрастают приблизительно в У раз. В случае Х2 после вычисления значенияХ и последнее заносится в интегратор7, и счетчик 17 своим сигналом перепол пения заносит по счетному входу счетчика 18 код "1" и, если занесенное врегистр 19 и переписанное в счетчик18 в дополнительном коде значениеМ 1, то сразу же на выходе счетчика зо18 появляется сигнал переполнения,свидетельствующий, что все Х "выбраны"и устройство переходит к обработке следующей ординаты процесса Х ( 1) Приэтом сигнал переполнения с счетчика 18проходит через элемент 25 задержкина вход формирователя,29 сброса, который производит начальную установкутриггеров 12,22 и 23. Задержанный наэлементе 26 задержки сигнал переполнения поступает далее через открытыйэлемент И 28 на единичный вход триг.:гера 12 пуска, и процесс кодированияследующей текущей ординаты 1 процессаХ( ) продолжается.45 Сигнал переполнения с элемента 25 задержки поступает не только на другой, элемент 26 задержки, но также иа счетный вход счетчика 27, в который как указывалось ранее, перед началом вычис- лений вводится величина й - количество обрабатываемых ординат входного процесса в дополнительном коде. Величина И выбирается из условия й 2( ь-. целое положительное число). Если при, приеме очередного сигнала переполнения с элемента 25 задержки счетчик 27 не переполняется. то и на единич,ный вход триггера 23 отсечки не поступает сигнала, и процесс вычислений (перехода к обработке .следующей ординаты) продолжается.В противном случае, т.е. если устройство обработало й -ую ординату процессаХ(1), с выхода счетчика 27 снимаетсясигнал переполнения, который устанавливает триггер 23 отсечки в единичноеположение, элемент 28 И запирается,и сигнал с элемента 26 задержки назапуск триггера 12 пуска не проходит:устройство прекращает прием ординатпроцесса, и с интегратора 7 с егоу ф+ефазрядов (где р - количестворазрядов интегратора) снимается целаячасть результата, а с ( 1 + и )разря, -дов - дробная часть.Устройство отличается от известных,,с одной стороны, сравнительной простотой (по сравнению с известными и цифроаналоговыми устройствами подобногоКласса), и, с другой стороны, удобством эксп уатации - возможностью проведения вычислений в режимах переменной точности и бысгродействия. Последнее качество позволяет использоватьустройство для экспрессанализа, при котором по сравнительно малому значениюординат й и при Х = 1 производитсямгновенная оценка процесса по вычислен- .ном И-му начальному моменту,1. Устройство для вычисления начальных моментов, содержащее вероятный двоичный элемент,.первый вход которого подключен к первому выходу блока управления, второй вход вероятностного двоичного элемента является входом устройства, интегратор, о т л и - ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет вычисления начальных моментов высших порядков, в него введены сдвиговый регистр, блок кодирования, ре-, гистр, К элементов ИЛИ и элемент И, при этом выход вероятностного двоичного элемента подключен к первому входу сдвигового регистра, выходы которого соединены соответственно с первыми входами К элементов ИЛИ, выходы которых подключены к соответствующим К входам. элемента И, К + 1 вход элемента И объединен свторым входом сдвигового регистра и соединен с вторым выходом блока управления, третий выход которого подключен к71 10является первым выходом блока, выходпервого элемента задержки подключенк единичному входу триггера перезаписи и к первому входу первого счетчика,выход которого соединен с первым входом второго счетчика и с входом второго элемента задержки и является вторымвыходом блока, выход второго элементазадержки является, третьим выходом блока, первые входы третьего и четвертогоэлементов И объединены и подключенык выходу второго элемента И, второйвход которого соединен с выходом триггера перезаписи, нулевой вход которогообъединен с нулевыми входами триггерапуска, триггера. отсечки, с входами установки в ноль первого, второго счетчиков,с входом установки в ноль делителя частоты и подключен к выходу формирователя импульсов, выход третьего элемента задержки соединен с входом формирователяимпульсов, с первым входом третьегосетчика и через четвертый элемент задержки с первым входом пятого элементаИ, выход которого подключен к единичному вхоцу триггера пуска, второй вход пятогоэлемента задержки. соединен с выходомтриггера отсечки, единичный вход которого подключен к выходу третьего счеччика, второй вход которого является первым входом блока, вход третьего элемента задержки соединен с выхоДом второгосчетчика, второй вход которого подключенк выходу четвертого элемента И, второйвход которого соединен с выходом регистра, вход которого является вторым вхо-,дом блока, второй вход первого счетчикаподключен к выходу третьего элемента И,втдрой вход которого является третьимвходом блока.Источники информации,; принятые во внимание при экспертизе1, Авторское свидетельство СССРЖ 684555, кл. (3 06 Р 15/36, 1976,2, Гладкий В. С. Вероятностные вычислительные машины. М "Наука",1973, с. 124 (прототип). 9 9359 первому входу интегратора, второй вход которого соединен с выходом элемента И, третий вход интегратора яьляется первым входом устройства, первый и второй входы блока управления являются соответственно вторым и третьим входами устройства, четвертый вход интегратора объединен с третьим входом блока управления и подключен к младшему разряду регистра, вторые входы К элементов ИЛИ 10 соединены с соответствующими выходами блока кодирования, входы которого подключены к соответствующим выходам регистра, вход которого является четвертым входом устройства. 52. Устройство по и. 1, о т л и ч а - ю щ е е с я тем, что блок кодирования содержит К элементов ИЛИ-НЕ и К элементов ИЛИ, причем входы К элементов ИЛИ-НЕ являются входами блока, выходы элементов ИЛИ-НЕ, кроме первого, подключены к первому входу соответствующего элемента ИЛИ, вторые входы каждого последующего элемента ИЛИ, кроме второго, подключены к вы ходу предыдущего элемента ИЛИ, второй вход второго элемента ИЛИ соединен с выходом первого элемента ИЛИ-НЕ, выходы Кэлементов ИЛИ и выход первого элемента ИЛИ-НЕ являются выходами блока.3, Устройство по п, пп. 1 и 2, о т - л и ч а ю щ е е с я тем, что блок управления содержит триггер пуска, делитель частоты, четыре элемента задержки, четыре элемента И, три счетчика, регистр, триггер перезаписи, триггер отсечки, формирователь импульсов и генератор тактовых импульсов, при этом выход генератора тактовых импульсов подключен к первому входу первого элемента И, второй вход которого соединен с выходом триггера пуска, выход первОго элемента И подключен к первому входу делителя частоты, выход которого соединен с входом первого элемента задержки, с первым входом второго элемента И и/5 л ПП ент, г. Ужгород, ул. Проектная, 4 3 Тираж 731 ИИИПИ Государственного комитета СССР по ценам изобретений и открытий 3035 Москва, Ж, Раушская наб., д