Устройство для сопряжения каналовввода-вывода c устройством управленияоперативной памятью многопроцессор-ной вычислительной машины

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТИЛЬСТВУ Союз Советских Социалистических Республик(22) Заявлено 2606,79 (21) 2789819/с присоединением заявки йо осударственный комите СССР но делам изобретений и открытиИ(088,8) Дата опубликования описания 150481 72) Авторы изобретен.М.Л кин ва Заявитель УСТРОЙСТВО ДЛЯ СОПРЯ)(ЕНИЯ КАНАЛОВ ВВОДАВЫВОДА С УСТРОЙСТВОМ УПРАВЛЕНИЯ ОПЕРАТИВНПАМЯТЬЮ МНОГОПРОЦЕССОРНОЙ ВЫЧИСЛИТЕЛЬНОЙМАШИНЫ к вычислить испольанления обоцессорамиоперативо ной вычиссчитывани ерхоперат ) что н тв дли вь (Сватьдержий ин меют и ин ерну ет и и с яетс й па ва не и запи ную бу поз вол действ не явл ративн форм аци ю памят спользо СБП, со я копие мяти,. х во взаимоое которойрмации в опе 0 15 Изобретение относитсятельной технике и может бызовано в системах для упрменом информацией между при каналами ввода-вывода сной памятью мультипроцесс рлительной машины.Известны устройства для управления обменом, содержащие блок приоритета входной шины, входные буферные памяти каналов, выходные буферные памяти каналов, блок приоритета оперативной памяти, блок приоритета выходной шины, входной регистр данных, регистр адреса, регистр маркеров, регистр кодов защити памяти, регистр сигналов сопровождения, выходной регистр данных 1,3.Недостаток этих устройств состоит в большом объеме оборудования, неЪб,ходимом для обслуживания запросов каждого канала, что ограничивает количество используемых в вычислительной машине каналов ввода-вывода, в низкой пропускной способности и эффективности взаимодействия с оперативной памятью, что существенно снижает пропускную способность из-за конфликтов по выходным информационным шинам. Кроме того, эти устройст Наиболее близким к изобретению по технической сущности является устройство, содержащее регистр запросов каналов, регистр приоритета каналов, регистр конца массивов, регистр приоритетов концов массивов, схеьн алгоритмов, регистр управлякщих признаков, регистр сопровождения в канал, регистр информации в канал, регистр управления регистр управляющих признаков в память, буферную память информации, ре". гистр адреса буферной памяти, регистр маркеров буферной памяти, регистр ключей защиты буферной памяти, регистр информации в память, регистр маркеров в память, регистр ключей защиты в память, буферную память маркеров, буферную память ключей защиты, блок управления, блок приоритета селектора буферной памяти, регистр адреса в память. Это техническое решение использует расслоение оперативной памяти и имеет большое быстродействие 2 .Недостатком этого устройства является низкая пропускная способность,так как оно не устраняет конфликтыпо выходным информационным шинам, ибольшие затраты оборудования,Цель изобретения - повышение пропускной способности путем ликвидации конфликтов повыходным информационным шинам, обеспечение возможности считывания и записи информациив сверхоперативную буферную память,более полного использования расслоения оперативной памяти, кроме того,уменьшение аппаратурных затрат наего реализацию без сократения егофункциональных возможностей.Поставленная цель достигаетсятем что в устройство, содержащееблок приоритета, выход которого является выходом приоритета устройст- Ова, информационные входы - выходамизапросов устройства, а управляющийвход - управляющим входом устройства, блок управления, вход приоритета.буферной памяти которого подключен 5к управлякщему входу устройства,вход приоритета оперативной памятиявляется входом приоритета оперативной памяти устройства, селектор адреса памяти, выход которого подключен к адресному входу блока памяти,информационный вход которого соединен с инФормационным выходом регистра входной информации, а выход - совходом регистра считанной информации, З 5выход которого является информационным выходом устройства, введены селектор маркеров, группа элементов И,селектор запросной информации, коммутатор данных, селектор данных, блокФормирования запросов, формирователь 40адреса записи, формирователь адресачтения, коммутатор сопровождакщейинформации, селектор управляющихслов, блок регистров управляющихслов и селектор входной информации, 45причем информационные входы селектора входной информации являются соответствующими информационными входами устройства, управлякщий вход соединен с выходом приоритета блока при Ооритета, а выход - со входом регистра входной информации, управляющийвыход которого подключен ко входукода операции Формирователя адресазаписи, к первому адресному входуселектора запросной информации и кинформацИонному входу блока регистров управляющих слов, выход номераканала которого соединен со входомномера канала блока Формирования запросов и со входом номера канала 60коммутатррасопровождающей информации, выход адреса блока регистровуправляющих слов соединен с адресным.входом блока Формирования запроаов,а группа выходов управлякщих слов - 65 с соответствующими информационнымивходами селектора управлякщих слов,выходы маркерОв которого подключенык соответствующим входам селекторамаркеров и элементов И группывыходкода операции селектора управлякщих слов подключен ко входу кода операции Формирователя адреса чтения, а адресный выход - ко второму адресному входу селектора запросной информации, выход которого является выходом обращения в буферную память устройств, а управлякщий вход соединен с выходом приоритета блока приоритета, со входом приоритета блока Формирования запроса, с управляющим входомформирователя адреса записи и со входом приоритета канала блока управления, выход номера зоны которого подключен ко входу номера зоны блока памяти и к управляющему входу блокарегистров управляющих слов, выход эанятости - ко второму управлякщему входу блока приоритета, выход наличия данных. - ко входу наличия данных блока формирования запросов, выход ожидания обслуживания - к управлякщему входу блока Формирования запросов, а выход запросов обслуживания - к управляющему входу коммутатора сопровождающей информации и ко входу коммутатора данных, выход которого соединен с первым входом селектора данных, второй и третий входы которого являются информационными входами устройства, а выход - информационным выходом устройства, выход формирователя адреса записи подключен ко входу записи селектора адреса памяти, вход чтения которого соединен со входом адреса селектора маркеров и с выходом Формирователя адреса чтения, управляющий вход которого подключен ковходу приоритета оперативной памяти устройства, выходы запросов оперативной памяти и выход запросов буфернойпамяти блока Формирования запросов являются соответственно выходом запросов оперативной памяти и выходом запросов буферной памяти устройства, выход кода операции селектора управлякщих слов, адресный выход селектора управлякщих слов, выходы элементов И группы и селектора маркеров являются соответствующими выходами обращения в оперативную память устройства, выход коммутатора сопровождающей информации является управляющим выходом .устройства, а также тем,что блок управления содержит триггер записи, вход которого соединен с выходом первого элемента И, а выход -. со входами триггеров приема запросаи признака занятости, выходом подключенного к первым входам второго и третьегО элементов И и через первйй элемент НЕ к первому входу первого элемента И, второй вход которого является входом приоритета канала блока, выход и второй вход третьего эле,мейта И соединены соответственно с выходом наличия данных блока и через второй элемент НЕ с выходом триггера наличия данных в буферной памяти, вход которого подключен ко входу приоритета буферной памяти блока и первым входам первого и второго элементов ИЛИ, вторые входы которых соединены с входом приоритета оперативной памяти блока, а выходы - соответственно со входами триггеров признака обслуживания и признака выдачи сопровождения информации, выходы, которых подключены соответственно через третий и четвертый элементы НЕ ко входам четвертого элемента И, выход которого является выходом ожидания обслуживания блока, выход триггера приема запроса и входы второго и третьего элементов НЕ подключены к соответствующим входам третьего и четвертого 20 элементов ИЛИ, выход которого через пятый элемент НЕ соединен с первым входом пятого элемента ИЛИ, выходом соединенного с выходом занятости блока, а входом - через шестой элемент 25 НЕ с выходом второго элемента И, вход четвертого элемента НЕ является выходом запросов обслуживания блока, и тем, что блок Формирования запросов содержит триггер запроса буферной па- . мяти, выход которого является выхо 30 дом запроса буферной памяти блока, а вход подключен к выходу первого элемента ИЛИ, входы которого подсоединены соответственно ко входу приоритета б ока и выходу первого элемента 35 И, первым входом соединенного с выходом второго элемента ИЛИ, а вторым входом - через элемент НЕ с выходом третьего элемента ИЛИ, регистры адреса и номера приоритета, информацион ные входы которых являются соответственно адресным входом и входом номера приоритета блока, управляющие входы соединены с выходом триггера запроса оперативной памяти, а выходы являют ся соответствующими шинами выхода запроса оперативной памяти блока, вход триггера запроса оперативной памяти подключен к выходу второго элемента И, входы которого соединены соответственно с управляющим входом блока и входом наличия данных блока и соответствующими входами третьего элемента И и элементов И группы, выходи которых подключены к соответствующим вход . Второго элемента ИЛИ, 55На фиг, 1 представлена блок-схема устройства, на фиг, 2 - схема приемаконкретной реализации блока управления; на Фиг. 3 - пример блок-схемыблока Формирования запросов; на фиг, 60 4 - пример блок-схемы селекторов.Устройство для сопряжения (фиг.1) содержит блок 1 приоритета, блок 2управления, селектор 3 входной информации, регистр 4 входной информации, 65 блок 5 памяти записываемых данных, регистр б считанной информации, Форчироэатель 7 адреса чтения, формиро- ватель б адреса записи, коммутатор 9 сопровождающей информации, блок 10 регистров управляющих слов, селе:тор 11 адреса памяти, блок 12 формирования запросов, селектор 13 управляющих слов, коммутатора 14 данных, се- лектор 15 запросной информации, элементы И 16 группы, селектор 17 маркероэ, селектор 18 данных, входы 19 запросов устройства, информационные входы 20 устройства, управляющий вход 21 устройства, вход 22 приоритет:- оперативной памяти (ОП) ЭВМ устройства, информационные входы 23 и 24 (данных) устройства, выход 25 наличия данных, информацйонный выход 26, выход 27 обращения в буферную память устройотва управления памятью, выход 28 запросов оперативной памяти ЭВМ, выход 29 запросов (сверхоперативной) буферной памяти (СБП) ЭВМ, управляющий выход 30, выходы 31-34 обращения в ОП ЭВМ, информационный выход 35 (данных)устройства, вход 36 приоритета, выход 37 запросов обслуживания блока 2 управления, выход 38 номера эоны, выход 39 занятости, выход 40 ожидания обслуживания, выход 41 приоритета.олок 2 управления предназначен дляобслуживания одного запроса от канала ввода-вывода и содержит триггер 42записи, элементы ИЛИ 43 и 44, триггер45 приема запроса, триггер 46 признака занятости, триггер 47 признака наличия данных в сверхоперативной буФерной памяти ЭВМ, триггер 48 признака обслуживания запроса, триггер 49признака выдачи сопровождающей информации, элементы НЕ 50, третий элементИ 51, шифратор 52, второй и четвертыйэлементы И 53 и 54, третий, четвертыйи пятый элемент ИЛИ 55 и 56, входы57-59 соединены соответственна с выходами триггеров 45-47 аналогичных схем.Блок 12 Формирования запросов(фиг. 3) содержит элементы И 60 группы, элементы ИЛИ 61, элемент НЕ 62,регистры 63 адреса и номера приоритета, триггеры 64 и 65 запросов ОП иСБП соответственно, причем входы ббэлементов И соединены с выходами соответствующих элементов И .60 другихгрупп,Селекторы 3, 11, 13, 17 и 18(фиг.4) содержат элемент НЕ 67, элемент И 68, элемент ИЛИ 69.Устройство работает следующим образом.Данное устройство обеспечивает выполнение следующих видов операций при обращении каналов ввода-вывода в оперативную память:чтение блока информации (четыре слова, каждое из которых содержит 64разряда и 8 контрольных рс "1 ряцов по четности для каждого байта);.чтение слова;запись блока информации;запись слова;запись неполного (в соответствии с маркерами записи) блокаинформациизапись неполного слова.Три вида операций (чтение блока, запись блока, запись неполного блока) не выполняются известным устройством. Введение этих операций позволяет максимально использовать расслоение оперативной памяти.Выполнение любой из названных операций начинается с обработки запросов и приема информации от каналов, 5 ввода-вывода. Принимаемая информация состоит из управляющего слова и данных (для операции записи).Из каналов ввода-вывода на входы 19 запросов устройства поступают зап росы. Запрос состоит из сигнала сопровождения, номера приоритета обращения канала в память и признака "срочности", сигналиэирующего об угрозе переполнения внутренней буферной памяти канала, При наличии хотя бы одного запроса и разрешения, поступающего по второму управляющему входу, блок 1 устанавливает предварительный приоритет одному из каналов. Этот предварительный приоритет управляет приемом управляющего слова через входы 20, селектор 3 входной информации на 72-х разрядный (разряды О/63 и 8 контрольных разрядов по четности) регистр 4 входной информации. Управляющее слово содержит код операции (О/3 разряды), код защиты памяти (4/7 разряды), адрес обращение в оперативную память (8/31 разряды) и маркеры записи (32/63 разряды)Одновременно с 40 приемом управляющего слова блок 12 вырабатывает и направляет по выходу 29 запрос в блок приоритета сверхоперативной буферной памяти. Реакция на этот запрос поступает по входу 21. 4 В случае, если запросу не присвоен приоритет, канал ввода-вывода информируется об этом по выходу 41, что побуждает его повторять свой запрос. Если приоритет присвоен, то, получив об этом сигнал по выходу 41, канал ввода-вывода должен перейти (для операции записи в .оперативную память) к передаче данных, а для операции чтения процедура приема заканчивается.Блок памяти 5 разделен условно на зоны (емкость зоны - 32 байта,т.е. блок информации), Каждой зоне соответствует один иэ регистров блока 10 регистров управляющих слов. Количество зон блока 5 и соответственно ре" 60 гистров в блоке 10 практически не зависит от количества подключенных каналов ввода-вывода (йапример, четы рех эон достаточно при изменении количества подключенных каналов от 4 65 до 32),так как прием вопросов занимает один машинный такт, что значительно короче, чем цикл оперативной памяти.%Каждому иэ регистров блока 10 соответствует группа триггеров 42, 45-49 (фиг. 2) управляющих приз наков, По сигналу о присвоении приоритета, поступающему по входу 36, если триггер 46 установлен в 10" (соответствующий регистр блока 10 свободен) устанавливается в единицу триггер 42. Если в блоке 10 несколько регистров свободны, то разрешение приема управляющегослова (установка в "1" триггера 46)Формируется для регистра с меньшимномером. Состояние триггера 42 переписывается на триггеры 45 и 46, Причем, триггер 42 в состояние "1" находится один такт, обозначая началоприема запроса от канала ввода-вывода, триггер 45 находится в состоянии"1" до окончания записи данных в блок5, триггер 46 находится в состоянии"1" до окончания обслуживания запроса.После установления приоритета адрес запрошенной каналом ввода-выводаинформации вместе с кодом операции икодом защиты памяти иэ регистра 4 через селектор 15 передается в блок кодов защиты памяти и матрицу адресовсверхоперативной буферной памяти,По входу 21 в блок 2 поступаютсведения о наличии данных в сверхоперативной буферной памяти. Если данныеимеются, то триггер 47 устанавливается в единицу, Состояния всех триггеров 45 блока 2 шифруются шифратором52, выходы которого адресуют зонублока 5 и регистр блока 10 для приема управляющего слова иэ регистра 4.Для операции чтения запись в блок 5памяти не производится, а прием запроса на обслуживание оканчивается пе"реписью управляющего слова из регистра 4 на выбранный регистр блока 10.При операции записи канал ввода-вывода по входам 20 (тем же, что были использованы для передачи управлякщегослова) передает одно слово данных(для операции записи слова) и четыре слова последовательно (для операции записи блока), Эти данные черезселектор 3 и регистр 4 поступают навход блока 5. Адрес записи этих данных внутри выбранной зоны блока 5вырабатывается формирователем 8 и через селектор 11 поступает в блок 5памяти,Для операции записи после переписи управляющего слова иэ регистра 4на выбранный регистр блока 10 приемзапроса на обслуживание заканчивается записью данных в блок 5.Если принят запрос на чтение блока информации и известно, что зтаинформация отсутствует в,СБП, то посигналам, поступающим от блоков 1025 30 35 Формула изобретения 50 55 2, 1, блок 12 вырабатывает и направляет запрос в блок приоритета операЪивной памяти по выходу 28 от каждого иэ регистров блока 10; При получении сигнала присвоении приоритета запросу какого-либо регистра в блоке 2 устанавливается в"1" соответствующий триггер 48 и адрес и код опе- рации иэ блока 10 через селектор 13 по выходам 33 и 32 соответственно передается в адаптер памяти. Через время, определяемое циклом оперативной памяти, из адаптера памяти поступают данные последовательно по 8 байт и сопровождающая их информация. Сопровождающая информация принимается в блок 2, который управляет передачей каналу ввода-вывода сопровождающей информации через коммутатор 9 и данных через селектор 18. Селектор 18 управляет коммутатором 14.Обслуживание запроса канала ввода-вывода на чтение слова,(8 байт) отличается от описанной процедуры только количеством слов, пердаваемых каналу.Если принят запрос на запись блока или слова информации и известно, что эта информация отсутствует в СБП, то по сигналам, поступакщим от блоков 10, 2, 1, блок 12 вырабатывает и направляет запрос в блок приоритета оперативной памяти по выходу 28 от каждого из регистров блока 10. При получении сигнала о присвоении приоритета в блоке 2 устанавливается в "1", соответствукщий триггер 48,. адрес и код операции иэ блока 10 через селектор 13 по выходам 33 и 32 соответственно первцается в адаптер памяти, а в блоке 7 формируется в соответствии с кодом операции адрес чтения записываемых в оперативную память данных. При этом зона блока 5 задается установленным в ф 1" триггером 48. Считанные иэ блока 5 памяти данные записываются на регистр б и последовательно по 8 байт передаются в адаптер памяти, причем при -записи слава передается одно слово. После этого устанавливается в "1" триггер 49 блока 2. В ближайший машинный такт, в котором нет передачи считанных из памяти данных и сопровождающей их информации, т,е. шина выход 30 свободна, сведения об окончании обслуживания запроса передаются каналу ввода-вывода. При записи неполного блока или слова инфЬрмации мар" кери записииэ блока 10 через селектор 13 поступают на входы элементов И 16, с выходов которых признак неполной записи передается по, шиневыходу) 31 в адаптер памяти, Маркерызаписи передаются в адаптер памятичерез селектор 17 по выходу 34. Если адресуемые каналом ввода-вывода данные находятся в СБП, то во время приема запроса в блоке 2 устанавливается в "1" триггер 47. Блок 2 по выходу 39 запрещает блоку 1 присваивать приоритеты следующим запросам каналов ввода-вывода до тех пор,пока запрос, данные для которого находятся в СБП, не будет обслужен.Описанные дисциплины обслуживаниязапросов, данные для которых находятся в СБП, и дисциплина передачи каналам информации об окончании обслуживания запросов на запись позволилиликвидировать конфликты по выходнымшинам устройства,Таким образ м, устройство позволяет повысить пропускную способностьза счет ликвидации конфликтов по выходным информационным шинам, обеспечения возможности считывания и записи информации в сверхоперативную буФерную память, максимального использования расслоения оперативной памяти. Кроме того, реализация данного изобретения по сравнению с известным позволяет сократить оборудование устройства в два раза при тех же функциональных возможностях. Сокращение оборудования достигнуто, в основном, за счет уменьшения емкости блока памяти, которая не зависит от количества подключенных каналов ввода-вывода, и исключения из состава устройства блока памяти для считанных из оперативной памяти данных. 1. Устройство для сопряжения каналов ввода-вывода с устройством управления оперативной памятью многопроцессорной вычислительной машины,содержащее блок приоритета, выходкоторого является выходом приоритета 45 устройства, информационные входи - .входами запросов устройства, а управляощий вход, - управляющим входом устройства, блок управления, входприоритета буферной памяти которогоподключен к управлякввму входу устройства, вход приоритета оперативнойпамяти является входом приоритетаоперативной памяти устройства, селектор адреса памяти, выход которогоподключен к адресному входу блокапамяти, информационный вход которого соединен с информационным выхо" дом регистра входной информации, авыход - со входом регистра считанной информации, выход которого явля 60,ется информационным выходом устройства, о т л и ч а ю щ е е с я твм,что, с целью повышения пропускнойспособности, в него введены селек-тор маркеров, группа элементов И,селектор запросной информации, коммутатор данных, селектор данных, блок формирования запросов, Формир. ватвль адреса записи, формирователь адреса чтения, коммутатор сопровождающей информации, селектор упранляощих слов, блок регистров управляю" щих слов и селектор нходной информации, причем информационные входи селектора входнойинформации являются соответствующими Информационными входами устройства, упранляниций входсоединен с выходом приоритета блока приоритета, а выход - со .входом регистра входной, информации, управляющий выход которого подключен ко входу кода операции формирователя адреса записи, к первому адресному нхбду селектора запросной информации и кинформационному входу блока регистров управлякщих слов, выход номера канала которого соединен со входом номера канала блока формирования запросов и со входом номера канала коммутатора сопровождающей информации, выход адреса блока регистров упранлякицих слов соединен с адресным входом блока формирования запросон, а группа выходов управляющих слов - ссоответствукщими информационными входами селектора управлякицих слов, выходы маркеров которого подключены к соотнетствукщим входам селектора маркеров и элементов И группы, выходкода операции селектора упранляющих слон подключен ко входу хода операции формирователя адреса чтения, а адресный выход - ко второму адресному входу селектора запросной информации, выход которого является выходом обращения в буферную память устройства, а управляющий вход соединенс выходом приоритета блока приоритета, со входом приоритета блока формирования запроса, с управлякицим входом Формирователя адреса записи и со входом приоритета канала блока управления, выход номера зоны которого подключен ко входу номера зоны. блока памяти и к управляющему входу блока регистров управлякщих слов,выход занятости - ко второму упранлякицему входу блока приоритета, выход наличия данных - ко входу наличия данных блока формирования запросов, выход ожидания обслуживания - к управляющему входу блока формирования запросов, выход запросов обслужинания - к управляющему входу коммутатора сопровождающей информации.и ко входу коммутатора данных, выход которого соединен с первым входом се. лектора данных, второй и третий входы которого являются информационными входами устройства, а выход - инФормационным ныходом устройства, выход формирователя адреса записи под 1 ключен ко входу записи селвктора адреса памяти, вход чтения которого соединен со входом адреса селектора маркеров и с выходом формирователяагреса чтения, управляющий вход которого подключен ко входу приоритета оперативной памяти устройстйа,выходы запросов оперативной памятии выход запросов буферной памятиблока формирования запросов янляютсйсоотнетственно выходом запросов оперативной памяти и выходом запросовбуферной памяти устройства, выход кода операции селектора управляющихслов, адресный выход селектора управляющих слов, выходы элементов И группы и селектора маркеров являются соответствующими выходами обращения воперативную память устройства, выход15 коммутатора сопровождающей информации является управляющим выходом устройства,2. Устройство по п. 1; о т л ич а ю щ е е е я тем, что блок управ 2 О ления содержит триггер записи, вход1, которого соединен с .выходом первогоэлемента И, а выход - со входами триггерон приема запроса и признака занятости, выходом подключенного к первым входам второго и третьего элементов И и через первый элемент НЕ кпервому входу первого элемента И,второй вход которого является входомприоритета канала блока, выход и второй вход третьего элемента И соединены соответственно с выходом наличияданных блока и через второй элементНЕ с выходом триггера наличия данныхв буферной памяти, вход которого подключен ко входу приоритета буферной З 5 памяти блока и первым входам первогои второго элементов ИЛИ, вторые входы которых соединены со входом приоритета оперативной памяти блока, авыходы - соответственно со входами 40 триггеров признака обслуживания ипризнака выдачи сопровождения информации, выходы кбторых подключены соответственно через третий и четвертый элементы НЕ ко входам четвертогоэлемента И, выход которого являетсявыходом ожидания обслуживания блока,выход триггера приема запроса и входы второго и третьего элементов НЕподключены к соответствукщим входамтретьего и четвертого элементов ИЛИ,выход которого через пятый элементНЕ соединен с первым входом пятогоэлемента ИЛИ, выходом соединенногос выходом занятости блока, а нходомчерез шестой элемент НЕ с выходом 55 второго элемента И, вход четверТогоэлемента НЕ является выходом запросов обслуживания блока.3. Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок фор- фО мирования эапросон содержит триггерзапроса буферной памяти, выход которого является выходом запроса буферной памяти блока, а вход подключен к выходу первого элемента ИЛИ, входы 65 которого подсоединены соответстненноко входам приоритета блока и выходупервого элемента Й, первым входомсоединенного с выходом второго элемента ИЛИ, а вторым входом - черезэлемент НЕ с выходом третьего элемента ИЛИ, регистры адреса и ноМераприоритета, инФормационные входыкоторых являются соответственно арресным входом и входом номера приоритета блока, управляющие входы соединены с выходом триггера запросаоперативной памяти, а выходы являются соответствующими шинами выходазапроса оперативной памяти блока,вход триггера запроса оперативной памяти подключен к выходу второгоэлемента И, входы котого соединенысоответственно с управлякщим входомблока и входом наличия данных блокаи соответствукадми входами третьегоэлемента И и элементов И группы, выходы которых подключены к соответствукцим входам второго элемента ИЛИ.Источники инФормации,принятые во внимание при экспертизе1. Патент СШЖ В 3699530,кл. 340-172.5, опублик; 1972.2. Процессор ЕС, Техническоеописание Ц 53.057.006 ТОЗ, с. 27Петро едак Составитель В, ВертлТехред лМ.Голинка орректор Е.рсваЗаказ 1857/74писноВНИИ ПИпо д113035, /5 филиал ППП "Патент", г. Ужгород, ул. Проектна Тираж 745 Государственного елам изобретений Москва, Жр Р Подкомитета .СССРи открытийаушская наб., 4