Мажоритарное устройство

(51) ГОСУДАРСТВЕННОЕ ПАТЕНТНОВЕДОМСТВО СССР(ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ ор ароян лов на СоветК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(71) Конструкторское бюро электропстроения(56) Гильбо Е.П. и др. Обработка сигноснове упорядоченного выбора. М.ское радио, 1975,.с, 318, рис, 7,17.Авторское свидетельство СССРМ 1322463, кл, Н 03 К 19/23, 1985.(54) МАЖОРИТАРНОЕ УСТРОЙСТВ Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах управления с повышенными требованиями к надежности,Целью изобретения является повышение надежности и расширение функциональных возможностей путем обеспечения работоспособности при большом разбросе величины нагрузки и обнаружения вида неисправностей.На фиг, 1 а, 1 б, 1 в изображена функциональная схема устройства; на фиг. 2 - пример построения схемы анализатора неисправностей; на фиг. 3 - пример построения схемы формирователя команд; на фиг.4 а, 4 б - схемы усилительных каскадов обратной и прямой проводимости; на фиг. 5 а, 5 б, 5 в - ,пример установки программных перемычек; на фиг, 6 - пример построения схемы переключения каналов,Устройство содержит усилителя 1,2; 3, устройство управления 4, ключи каналов 5, блок 6 анализатора неисправностей, блоки 7, 8, 9 формирования команд, блок 10 переключения каналов, резисторы обратной свя(57) Сущность изобретения: устройство содержит 3 усилителя, 1. устройство управления, 3 ключа каналов, 1.блок анализа неисправностей, 3 блока формирования команд, блок переключения каналов, 3 резистора обратной связи, п масштабных резисторов, вход "проверка" блоков формирователей команд, 3 входных резистора, 2 нагрузочных элемента и 3 усилителя мощности, каждый из которых содержит 4 усилительных каскада обратно проводимости и 4 усилительных каскада прямой проводимости, 4 диода, 4 эмиттерных резистора, 2 ограничивающих элемента, 1 э.п. ф-лы, 6 ил. зи 11-1, 11-2, 11-3; масштабные резисторы 12-1,12-п. каждый из блоков 7, 8, 9 формирования команд содержит вход "Проверка", Устройство содержит также входные резисторы 14-1, 14-2, 14-3, нагрузочные элементы 15-1, 15-2, усилители мощности, состоящие иэ усилительных каскадов обрат, ной проводимости 16, 17, 18, 19 и усилительных каскадов прямой проводимости 20, 21, 22, 23, диоды 24, 25, 26, 27, эмиттерные резисторы 28, 29, 30, 31, ограничивающие элементы 32, ЗЗ, Усилительные каскады 16- 23, диоды 24-27, эмиттерные резисторы 28- 31 и ограничивающие элементы 32-33 представляют собой соответствующие блоки выходных транзисторных каскадов 34-1, 34-2, 34-3. Каждый из ключей 5 каналов содержит соответственно ключевые элементы 35, 36, 37, а блок 6 анализа неисправностей содержит, например, нуль-органы 38, 39, 40, масштабные резисторы 41-1,41-8, опорные резисторы 42-142-4, проверочные ключи 43, 44, 45. проверочные элементы И 46,51, и проверочные элементы ИЛИ 52, проверочные 3-К триггеры 5356 и формирователиимпульсов 57, 58, 59-1, 59-2, Блоки 7, 8, 9, формирования команд содержат выходной элемент И 60, элементы 2 И-ИЛИ 62, инвертор 62, блок программных перемычек 63, Усилительный каскад обратной проводимости 1619 содержит транзистор и-р-и типа 64, развязывающий резистор 65 и резистор утечки 66. Усилительный каскад прямойпроводимости содержит транзистор р-и-ртипа 67,развязывающий резистор 68 и резистор утечки 69. Блок 10 переключения каналов содержит, например, входной элемент ИЛИ 70, входной элемент И 71, ,1-К-,триггер 72, элементы 73-1, 73-2 формирования, кодовые элементы 74-1, 74-2, 74-3 и регистр сдвига 75;Устройство работает следующим образом, При подаче с устройства управления 4 сигнала положительной полярности в усилителях мощности открываются каскады обратной проводимости 16, 17 выходных транзисторных каскадов 34-1, 34-2, 34-3, которые представляют собой эмиттерные повторители и обеапечиваютусиление потоку.Затем открываются каскады прямой проводимости 20, 21 выходных транзисторных кас кадо в 34-1. 34-2, 34-3, которые представляют собой схему с общим эмиттером и обеспечивают усиление по напряжению, которые открываются и по нагрузочным элементам 15-1, 15-2 будет протекать ток, В связи стем, что коэффициент усиления схем с общим эмиттером намного больше единиць, ток нагрузки будет уже ограничен не напряжением на выходах усилителей 1, 2, 3; а напряжением источника питания Е, которое обычно превышает выходное напряжение усилителей в несколько раз. Таким образом обеспечивается работоспособность при изменении нагрузки в широком диапазоне, Такое включение не изменяет фазы системы в общем и, несмотря на введение усилительного каскада, в устройстве будет осуществляться отрицательная обратная связь. При изменении полярности входного сигнала на противоположную аналогично работают каскады прямой проводимости 22; 23 и обратной 18, 19. При помощи диодов 24,25,26,27 осуществляется развязка входов каскадов от завязки по источникам питания и обеспечивается работоспособность при пробое переходов транзисторов, а такжеустраняется подача инверсного напряжения на,каскад усиления противоположной полярности, Заданный коэффициент устанавливается регулировкой резистора 12. Ток нагрузки н) определяется по фор- муле 3 н= -д - (1+ - )где Овх - входное напряжение;Й 1 - величина входного резистора 14;В 2- величина резистора обратной связи11,Яз - величина масштабного резистора12,Следовательно величина тока не зависит от разбросов величин напряжения питания, а определяется только точностнымихарактеристиками резисторов, Если полярность входного сигнала изменяется с большой скоростью возможно закорачивание"5 источников питания черезтранзисторы, Этоустраняется включением ограничительныхэлементов 32, 33, например индуктивностей, сопротивление которых при малойдлительности велико. Стабильность коэф 20 фициента передачи определяется коэффициентом передачи разомкнутой системы,Обычно он велик.(до 106), поэтому точностьустройства велика, При наличии одной любой неисправности в одном из каналов величина тока через нагрузку не изменяется иопределяется величиной по уравнению (1).Кроме того в процессе работы возможноосуществление контроля работы устройст-ва, В этом случае на вход проверки (Вх.Пр)30 подэетсл проверочная частота, а йэ вход"Проверка" блоков формирования команд 7,8, 9 подается сигнал проверки высокимуровнем. В блоке переключенил каналов 10первый импульс частоты поступал на входВхпр. и на вход 3-К-триггера 72, проходитчерез второй элемент И 73-2 формирования,вследствие чего кодовая вставка переписывается через кодовые элементы И 74 на регистр сдвига 75, Задний фронт первогоимпульса установит 3-К-триггер в состояние "1" и следующие импульсы будут сдвигать информацию в регистре сдвига 75,Данный регистр закольцован, поэтому циклсдвига единицы периодически повторяется.Кодовые перемычки блока программных перемычек 63 набраны таким образом,что если "0" будет на выходе Вых.1 р проверочное оборудование включается в первомканале, на выходе Вых.2 р - во втором кана 50 ле, нэ выходе Вых,3 р - в третьем канале, т.е,в этом канале при помощи инвертора 62 иэлемента 2 И-ИЛИ вырабатывается сигнална выходе выходного элемента 60 формирователей команд 7, 8, 9. Этот сигнал отключа 55 ет нормально-замкнутый ключ ключейканалов 5 и замыкает нормально-разомкнутый проверочный ключ 43, 44 или 45. В лубом случае идет сравнение входных ивыходных сигналов нэ нуль-органе 39. Входные и выходные сигналы на входах нуль-органа будут различной полярности. а коэффициенты (величина масштабных резисторов 41-141-7) выбраны.так, что при отсутствии неисправностей в неотключенных каналах на его выхода% будет нулевой сигнал. Проверочные ключи 43, 44, 45 служат для сохранения коэффициента при имитации неисправностей (отключение канала).1Проверочная частота выбирается таким образом, чтобы ее период был больше постоянной времени устройства. В этом случае при срабатывании нуль-органа 39 через открытый сигналом со Вх,1 р, Вх.2 р, Вх.3 р 15 проверочный элемент И 46, 47 или 48 сигнал поступает на стробирующий вход соответствующего 3-К-триггера 53, 54, 55 а через формирователь импульсов 57, 58, 59-1 йа вход установки в исходное положение "В" Величина импульса, формируемого формирователем 57, 58, 59-1, формируется больше постоянной времени устройства и меньше периода проверочной частоты, поэтому при 25 наличии неисправности задний фронт сигнала с выходов проверочного ключа 46, 47, 48 установит соответствующий йроверочный3-К-триггер 53, 54 или 55 в состояние "1", т.е, на выходах анализатора неисправностей (Вых,А, В ых, Б, В ых. В) появится соответствующий сигнал о неисправности,30) ЖАнализ повторяется далее, При наличии второй неисправности происходитсрабатывание проверочного 3-К-триггера 56 аналогично описанному выше, При том сигнал первой неисправности, проходя через входной элемент ИЛИ 70, закрывает входной элемент И 71, Сигнал неисправностидвух каналов (Вых,А, Б, В) определяет; в случае 40 необходимости, переключение на рЕзервный канал, Нуль-орган 38 срабатывает от . минимального контролируемого сигйала на входе устройства; а нуль-орган 40 срабатывает при обрыве одной из дублировайнцх 45 нагрузок 15-1, 15-2. В этом случае анализ проводится по выходу(Вых, В) анализатора 6, Входы Т 1, Т 2, Т 3 анализатора неисйравностей 6 служат для проверки срабатывания нуль-органов 38, 39, 40 при необходимости 50 контроля неисправности анализатора. Вэтом случае частота на вход переключателя каналов 10 подается одиночными импульсами по переднему фронту проверочного сигнала Т 1, Т 2, ТЗ,55Таким образом обеспечивается работоспособность при изменении нагрузки и значений питающих напряжений, что повышает надежность и расширяет функциональные возможности устройства. Формула изобретения 1, Мажоритарное устройство, содержащее три входных резистора, три резистора обратной связи, три усилителя, нагрузочный элемент и масштабййх резисторовтри блока усилителей мощности, один вход питания первого из которых соединен с положительным выводом источника питания, входные резисторы одним выводом подключены к . входу соответствующего усилителя, резисторы обратной связи одним выводом соединены с этим же входом соответствующего усилителя, другие выводы резисторов обратной связи объединены и подключены к общемувыводу нагрузочного- элемента и масштабных резйсторов, отл и н а ю щ е ес я тем, что с цельо йовышения надежности и расширения функциойальных возможностей путемобеспечения работоспособности при болышом разбросе величины и обнаружения вида неисправностей; в устройство введены три ключа, блок анализа неисправностей, три блока формирования команд и блок переключения каналов, при этом нагрузочный элемент выполнен в виде параллельно соединенных резисторов, и масштабнь 1 х резисторов также соединены параллельно, информационные входы ключей соединены с соответствующими входньми шинами устройства, выходы ключей подключены к вторым выводам соответствующих входйых резисторов, выход первого усйлителя "подключей"к первому и третьему инфармацйонным" входам первого блока усилйтелей мощйости, а также - к второму и четвертому входамтретьего блока усилителей мощности, выход второго усилителя подключен к второму и четвертому информационным входМ первого блока усилителей мощности, а также -к первому и третьему информационным входам второго блока усилителей мощности, выход третьего усилителя подклюцеРк второму и четвертому информационным входамвторого блока усилителей мощности, а также - к первому и третьему информационным входам третьего блока усилителей мощности, выход первбго,второгоигретьего блоков усилителей мощности обаединены и подключены к другому выводу нагрузки, другой вывод масштабных резисторов соединен с общей шиной устройства, входы блока переключения кайалов соединены соответственно с первым-третьим кодовыми управляющими входами устройства, входом проверки устройства и шиной исходного состояния уст-, ройства, первыи, второй, и третий выходы блока переключения каналов соединены с соответствующими входами каждого блока формирования команд, четвертый вход ко5 10 15 20 25 30 35 р;п-р-транэисторах, четь:;ре усилительных каскада с общим эмиттером на и-р-и-трандва аграничиваащих элемента, аноды первых двух диодов служат саатветственно 40 первым и вторым информационными входами блока, катоды этих диодов подключены к 50 усилительных каскадов на и-р-и-транзисто рах, эмиттерный вывод первого из которых тарого соединен с входом проверки устройства, выходы блоков формирования команд подключены к входам управления соответствующих ключей и к соответствующим пер- выл контрольным входам блока анализа неисправностей, к трем другим контрольным входам которого подключены выходы ключей, к входу контроля обратной связи блока анализа неисправностей подключен общий вывод нагрузочного элемента и масштабных резисторов, вход контроля выходного . сигнала блока анализа неисправностей связан с выходами блоков усилителей мощности, три остальных входа .блока анализа неисправностей являются входами тестирующих сигналов, выходы блока анализанеисправностей являются контрольными выходами устройства, а вход исходного состояния блока анализа неисправностей соединен с шиной. исходного состояния устройства, положительный вывод источника питания- подключей к первому входу питания второго и третьего блоков усилителей мощности; отрицательный вы вод источника пиФания соединен с вторым входам питания первого, второго и третьего блоков усилителей мощности, причем блок анализа неисправностей содержит три нуль-органа, четыре 3 К-триггера, три ключа, три опорных резистора, семь масштабирующйх резисторов, три резистора связи, шестьэлементов И, элемент ИЛИ и четыре формирователя импульсов, выходы которых связаны соответственно с первь 1 ми входами сбросачеты рех 3 К-триггеров, вторые входы сброса 3 К-триггерав абьединены и подключены к входу исходнога состояния блока, К-вхады всех триггеров подключены к шине нулевого сигнала, а 1-входы - к шине единичного сигнала, первые три контрольных входа блока подключены к управляЮщим входам соответствующих ключей и соответственно.к первым входам первого, второго и третьего элементов И, вторые входы которых подключены к выходу первого нуль-ар гана, а третьи входы соединены с выходом второго нуль-органа, выход первого нульФоргана является одним из контрольных выходов блока, три других контрольных входа блока через опорныерезисторы подключены к входу первого нуль-органа, эти же вхо ды через первые три масштабирующих резистора связаны с входом второго нуль- органа и через вторые три масштабирующих резистора связаны с 5 информационными входами соответствующих ключей, выходы которых обьединены и.подключены к входу второго нуль-.органа, вход контроля обратной связи через седьмой масштабирующий резистор подключенк входу второго нуль-органа, первый,тестирующий вход через первый резистор связи подключен к входу первого нуль-органа, второй тестирующий вход через второй резистор связи подключен к входу первого нуль-органа, третий тестирующий вход через третий резистор связи подключен к входу третьего нуль-органа, выход которого является другим контрольным выходом блока, прямые выходы,1 К-триггеров являются остальными контрольными выходами блока, вход контроля сигнала нагрузки блока подключен к входу третьего нуль-органа, выход первого элемента И подключен к входу синхронизации первого 3 К-триггераи к входу первого формирователя импульсов, выход второго элемента И подключен к входу синхронизации второго 3 К-триггера и к входу второго формирователя импульсов, выход третьего элемента И подключен к вхадусинхранизации третьего ЛК-триггера и к входу третьего формирователя импульсов, прямые выходы первого-третьего Л К-триггеров подключены к одному из двух входов двух из трех с четвертого па шестой элементовИ, выходы которых связаны с соответствующим входам элемента ИЛИ, выход которого подключен к синхронизирующему входучетвертого Л К-триггера и к входу четвертого формирователя импульсов.2, Устройство по п,1, а т л и ч а ю щ е ес я тем, чта каждый блок усилителей мощности содержит четыре диода, четыре усилительных каскада С общим эмиттерам нэ зистарах, четыре эмиттерных резистора и входам первых двух усилительных каскада на п-р-п-транзистарах, катоды других двух диодов служат соответственно третьим и четвертым информационными входами блока, аноды этих диодов подключены к входам первых двух усилительных каскадов на и-рп-транзисторах, выходы которых подключены соответственно к входам двух других соединен с минусовым входом блока, а эмйттерный вывод второго - с коллекторным выводом первого, причем коллекторный вывод второго из них подключен.к первому выводу первого ограничивающего элемента, выходы первых двух усилительных каскадов на п-р-и-транзистарах подключены соответственно к входам двух других усилительных каскадов на р-п-ртранзисторах, эмиттерный вывод первого из которых соединен с полюсным входом блока, а эмиттерный вывод второго - с коллекторным выводом первого, причем комлекторный вывод второго из них подключен 5 к первому вывбду второго ограничивающего элемента, первый и второй ограничиваю.щие элементы обьединены вторыми выводами и подключены к выходу блока, а змиттерные выводы первых двух усилительных каскадов на п-р-п-транзисторах и первых двух усилительных каскадов на р-и-р-транзисторах через соответствующие эмиттерные резисторы соединены с общей шиной.1783637 5 р дл 8 м Ях Р Зр Лр Юых Е Юд Составитель В, РедченкоТехред М, Моргентал Корректор М, Керецма тор Г, Мельник Заказ 175ВНИИ тельский комбинат "Патент", г, Ужгород, ул,Гагарина одственно 8 Тираж Подписное ПИ Государственного комитета по изобретениям и открытиям при ГКНТ СС 113035, Москва, Ж, Рэушская наб 4/5