Устройство для управления считыванием и вводом информации

. П 9 6 К 11/00,006 0 ССРСАНИЕ ИЗОБРЕТЕНИ ДЕТЕЛЬСТВУ ТОРСКОМУ ЙСТ 1 ИЕМ еского маших и В,М.Ноя 5.ССР8,тся к области автотройству для считы- М и ввода их в ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИПРИ ГКНТ С 1(71) Опытный завод энергетичнастроения(56) Патент СШАВ 4510583, кл. 0 06 Г 3/02, 19Авторское свидетельство3 Ф 1599851; кл. О 06 Г 3/00, 19 Изобретение относиматики, в частности к усвания данных из ЭВконтроллер.Цель изобретения состоит в повышении быстродействия устройства.На фиг. 1 представлена блок-схема устройства; на фиг. 2 - пример конкретного конструктивного выполнения контроллера; на фиг. 3 - признаки конструктивного выполнения блока видеопамяти и блока сдвиговых регистров, на фиг. 4, - пример конструктивного выполнения Э ВМ.Устройство (фиг, 1) содержит первый 1 и второй 2 триггеры, первый блок 3 памяти, шины данных 4, шины адреса 5, первый 6, второй 7 и третий 8 счетчики, второй 9 блок памяти, выполненный в виде ПЗУ, компаратор 10, коммутатор 11, инвертор 12, генератор 13 импульсов, первый 14, второй 15 и третий 16 элементы И, первый 17 и второй 18 элементы ИЛИ ЭВМ 19, контроллер 20 и элемент 21 задержки,Контроллер (фиг, 2) содержит блок 22 видеопамяти, блок 23 сдвиговых регистров, видеогенератор 24, содержащий, например,(54) УСТРО ВО ДЛЯ УПРАВЛЕНИЯ СЧИТЫВА И ВВОДОМ ИНФОРМАЦИИ(57) Изобретение относится к области автоматики, в частности к устройству для управления считыванием информации из ЭВМ и вводом в контроллер. Цель изобретения состоит в повышении быстродействия устройства, Поставленная цель достигается путемвведения третьего счетчика, коммутатора,второго и третьего элементов И и инвертора,4 ил,генератор 25 импульсов. счетчик 26 элементов отображения по строке, счетчик 27 строк, ПЗУ 28 и формирователь 29 видеосигнала, коммутаторы 30.33, три регистра 3436, дешифратор 37, преобразователь 38 кодов и элементы И 39,45,Блок видеопамяти (фиг. 3) содержит четыре видеоОЗУ, каждое из которых выполнено на.4 матричных накопителях 46-49. В видеоОЗУ 46 - 48 хранится информация о составе РОВ - сигнала, а в видеоОЗУ 49 - о его интенсивности, Одноименные адресные входы и входы чтения-записи всех матричных накопителей объединены между собой и подключены к соответствующим входам блока,Блок 23 состоит из 4 сдвиговых регистров 50 - 53 по числу битов информационного кода. Их входы подключены к выходам соответствующих видеоОЗУ, а выходы - к информационным выходам контроллера.Э ВМ (фиг, 4) содержит микропроцессор 54, ОЗУ 55, дешифратор 56 кода адреса, контроллер 57 прерываний, одноразрядный буфер 58 и элемент ИЛИ 59, причем микропроцессор в упрощенном виде содержит,регистр 66 адреса, буфер 67 данных и внутренгною шину 68 данных, Выход одноразрядного буфера 58 подключен к младшемуразряду шйны данных 4.Дешифратор 56 предназначен для Формирования команд обращения ЭВМ к устройствам внешней памяти, к которым вданном случае относятся ОЗУ 55, блок 2буферной памяти и одноразрядный буфер58. На его входы подключены старшие разряды шины 5 адреса,Устройство работает следующим образом,В исходном состоянии блок 3 содержитпроизвольную информацию, счетчики 7, 8обнулены, прямой и инверсный выходытриггеров 1, 2 имеют сигналы низкого уровня, элемент И 14 закрыт, а коммутатор 11установлен в положение "1", в котором выход компаратора 10 оказывается соединенным с синхронизирующим входом триггера1, На выходах счетчика 6 установлен нулевой адрес, по которому микропрограмма,загруженная в блок 9, предусматриваетФормирование сигналов, низого уровня(логических нулей) на одних выходах и высокого уровня - на других выходах, Сигналывысокого уровня сформированы также навыходах переполнения счетчиков 7, 8, инверсных выходах элементов И 15, 16 и выходе обращения к внешней памяти ЭВМ 19.В контроллере 20 электрические сигналы на управляющих входах коммутаторов31 - 33 отсутствуют и они соединяют входыреистров 34 - 36 с шиной данных 4, Эти регистры содержат произвольную информацию, На управляющий вход коммутатора ЗОпоступает сигнал высокого уровня и черезего элементы к адресным входам блока 22подключены выходы регистров 34, 35, Навыходах дешифратора 37 и выходе ПЗУ 28установлены сигналы высокого уровня, которые через элементы И 4245 транслируются на входы выбора кристаллов блока 22,Сигналы высокого уровня установлены также на входах управления чтения и разрешения параллельной записи сдвиговыхрегистров 23,В ОЗУ 55 загружена программа выводана экран дисплея новой графической информации и совокупность констант, определяющих цвет элементов отображения, кодыкоординат и т.п. Одноразрядный буфер 58закрыт.В ячейки памяти блока 22 записана какая-либо графическая и алфавитно-цифро вая информация, Вывод ее на экран дисплея осуществляется через сдвиговые регистры50-53, содержимое которых обновляется чеРез каждые 8 периодов опорной частоты,5 вырабатываемой генератором 25. ПЗУ 28 запрограммирован таким образомчто наодних его выходах электрические сигналынизкого уровня ("О") возбуждаются соответственно в начале первого, второго и шестого 103035 40 4550 55 периодов, а на выходе других - в середине всех четных периодов. Сигнал с выхода ПЗУ поступает в два адреса; на управляющий вход коммутатора ЗО и вторые входы элементов И 42 - 45, По этой команде коммутатор ЗО подсоединяет выходы счетчиков 26,27 к адресным входам блока 22, а элементыИ 42 - 45 закрываются, устанавливая сигналы низкого уровня на входах всех матричных накопителей 46 - 49, Вследствие этого на их выходы считывается информация о цвете и яркости 4 соседних элементов отображения, имеющих общий код текущего адреса. Импульсный сигнал, возбуждаемый на втором выходе ПЗУ 28, поступает на входы разрешения параллельной записи всехсдвиговых регистров 50 - 53 и подготавливает их к приему информации, выделеннойблоком 22, Считывание ее в регистры 50-53 производится по заднему фронту первого же импульса, поступившего в схему с третьего выхода ПЗУ 28.Одновременно часть этой информации, которая считана из накопителей 46 - О, 47 - О, 48 - 0 и 49 - О, выводится на выходы устройства.По окончании второго периода командные сигналы на первом и втором выходах ПЗУ 28 снимаются, коммутатор 30 возвращается в исходное состояние, а на входах блоков 22, 23 вновь устанавливаются сигналы высокого уровня, В последующие моменты времени на выходы устройства считываются данные о составе РОВ - сигнала и его яркости для трех следующих элементов отображения, которые переписаны в регистры 50-53 соответственно из накопителей 46 - 1-49-1,46 - 2 - .49-2 и 46-3-49-3, Далее цикл вывода информации из блока видеопамяти повторяется,Формирование кодов адреса счетчиками 26, 27 организовано применительно к прогрессивной развертке луча электроннолучевой трубки дисплея. В начале первой (верхней) строки оба счетчика находятся в исходном состоянии и на их информационных выходах установлен нулевой код. В сдвиговые регистры 50-53 считываются данные, относящиеся к первым четырем элементам отображения этой строки, В дальнейшем код адреса увеличивается на "1" через каждые 8 импульсов. опорной частоты и соответственно этому производится счетчика 6, который совместно с ПЗУ 9 оргаобновление информауции,в сдвиговых реги- низует пересылку информации из блока 3 вконтроллер 20, осуществляемую в такой поАктивная часть строки завершается следовательности.Послеобнулениятриггераформированием на выходах устройства ин 1 на его инверсном выходе устанавливаетсяформации, относящейся к ее последнему сигналвысокогоуровня("1"),которыйоткрыэлементу отображения, после чего возбуж- вает элемент И 14, подключая суммирующийдение управляющих сигналов на выходах вход счетчика 6 и младший разря ПЗУ 9П ЗУ 28 прекращается, а формирователь 29 выходу генератора синхроимпульсов 13,организует для ЭЛТ строчный синхроим Счетчик 6 начинает считывать содержимоепульс и соответственно гасящий импульс ПЗУ 9, рассчитанное на формирование семиПнапряжения на время обратного хода луча. управляющих воздействий, Первая кома аоследний снимается по окончании полно- виде "1", возбуждаемая в первый момент врего периода строки практически одновре- мени через элементы ИЛИ 17, 18 поступаетменно с формированием "1" на шестом 15 на второй и третий входы элемента ту 14 ивыходе ПЗУ 28. По этой команде счетчик 26 исключает его закрытие до окончания переэлементов отображения возвращается в ис- сылки в контроллер 20 данного информациходное состояние, обеспечивая безуслов- онного кадра, Через интервал времени,ный переход на нулевой адрес равный одному полупериоду частоты, намикропрограммы ПЗУ 28, а в счетчик 27 числа 20 втором выходе ПЗУ 9 устанавливается сигстрок записывается первая "1". Затем начи- нал низкого уровня, транслируемый на входнается цикл вывода из блока 22 графической разрешения считывания блока 3 и суммируинформации для элементов отображения вто- ющий вход счетчика 8, По этой команде сорой строки, который заканчивается повтор- держимое ячеекпамяти блока 3, выбранныхным включением в работу формирователя 29 25 счетчиком 8, выводится на выходные шиныи увеличением на "1" содержимого счетчика и далее на информационные входы контрсл 27. Вывод информации для элементов ото- лера 20, В контроллере.20 первым задейст-бражения третьей и последующих строк осу- вуется в работу преобразователь 38,ществляется аналогичным образом, поступающий на его вход код управленияПо завершении вывода на экран всего 30 раскладывается в векторную команду, поинформационного кадра формирователь 29 которой коммутатор 32 подсоединяет реорганизует кадровый синхроимпульс и гася- гистр 35 к младшим разрядам шины адресащий импульс напряжения на время обрат- и подготавливаются к открытию элементы Иного вертикального хода луча. Этот режим 39, 40. Запись информации в регистры 34,работы видеогенератора 24 заканчивается 35 35 в данном случае кодов координат осущеформированием на третьем выходе блока 29 ствляется единичным сигналом, возбуждэеэлектрического сигнала, соответствующего мым на третьем вьходе ПЗУ 9 в третий1 1411, по которому производится обнуление момент времени, причем последний сдвисчетчика 27 и полный переход на нулевой нутотносительнопереднегофронтасигналаадрес микропрограммы блока 29, После это на время, несколько превышающее суммарго видеогенератор 24 начинает формирова- ную задержку срабатывания схемных эление следующего информационного кадра. ментов 2, 38 и 31 , 33. В четвертый моментВывод на экран дисплея новой графиче- времени сигнал обращения к регистровойской информации осуществляется посред- памяти контроллера 20 снимается, а на втоством модификации содержимого 45 ром выходе ПЗУ 9 восстанавливается сигсоответствующих ячеек видеопамяти блока н а л в ы с о к о го .у р о в н я, и о к ото р о мусодержимое счетчика 8 увеличивается наВывод из ЭВМ 19 информационного ко- "1",да сопровождается формированием на ее Две следующие команды, формируемые.третьем выходе сигнала активно низкого 50 на четвертом и пятом выходах ПЗУ 9, предуровня, который поступает в три адреса; на назначены для записи содержимого регист-вход разрешения записи блока 3, суммиру- ра 36 в видеопамять блока 22, а именноющий вход счетчика 7 импульсов и вход команда с четвертого выхода поступает наобнуления триггера 1. По этим командам управляющий входдешифратора 37, вследуказанная информация вводится в блок 3, 55 ствие чего на одном из его выходов, опредепричем адреса ячеек памяти, в которые она ляемом содержанием младших разрядовзаписывается, устанавливаются счетчиком кода координаты, устанавливается сигнал7, переключаемым по задным фронтам сиг- низкого уровня; последний адРесуется наналов с третьего выхода ЭВМ, Триггер .1 первый вход соответствующего элемента Ипредназначен для задействованйя в работу 42 , 45 и закрывает его, передавая сигналнизкого уровня на один из входов выборакристалла блока 22, команда, формируемаяна пятом выходе ПЗУ 9, поступает на входблока 22 и является сигналом для записи в,накопители 46-1 - 49 - 1 информации, хранящейся в регистре 36, причем адрес битов, вкоторые она заносится, определяется кодомкоординат Х, У,Импульсный сигнал, возбуждаемый напоследнем выходе ПЗУ 9, является командой окончания пересылки информационного кадра в блок 22 видеопамяти. Онвозвращает в исходное положение счетчик6 импульсов и обеспечивает полный переход на нулевой адрес микропрограммы ПЗУ9Как правило новая информация поступает в блок 3 неравномерно, интенсивное. считывание ее с выходов ЭВМ 19 сменяетсяпаузами разной длительности, в течениекоторых микропроцессор 54 выполняет различные вычислительные процедуры, Эти паузы используются для полной .либочастичной разгрузки буферной памяти отпоступивших для этого информационныхкадров, причем полная разгрузка фйксируется компаратором 10 по совпадению адресных кодов, Формируемый на его выходесигнал в виде "1" через коммутатор 11 адресуется на синхронизирующий вход триггера1 и устанавливает его в единичное состояние. Напряжение с инверсного выхода этоготриггера снимается, подготавливая к закрытию элементы ИЛИ, И 17 и 14. Последниевыключаются, останавливая счетчик 6, поокончании начатой пересылки информационного кадра,Если новая информация, вводимая в буферную память блока 3, не успевает считываться в контроллер 20, то возможно полноезаполнение блока 3 новыми данными с последующими включениями ЭВМ 19 в режимпрерывания рабочей программы. Заполнение буферной памяти блока 3 становитсявозможным после очередного обнулениясчетчика 7, когда его содержимое сбрасывается до нуля, а затем начинает приближаться по величине к содержимому счетчика 8,При атом одновременно с переключениемсчетчика 7 импульсным сигналом активнонизкогоуровня, возбуждаемым на его выходе переполнения, триггер 2 устанавливается в единичное состояние, а коммутатор 11переводится во второе положение.При заполнении буферной памяти сигнал с выхода компаратора 10 адресуется вконтроллер 57 ЭВМ 19, задействуя ее в режим прерывания, При этом микропроцессор 54 останавливает программу вывода на,экран дисплея новой графической информации и начинает циклический опрос одноразрядного буфера 58, в который введен единичный сигнал; в режиме обработки прерывания ЭВМ 19 находится до тех пор, пока не сводится хотя бы одна ячейка памяти блока 3 и не будет снят сигнал с выхода компаратора 10, а соответственно и с буфеоа 58; после выключения компаратора 10 микропроцессор 54 продолжает выполнение программы с той команды, перед которой пришло прерывание.По заполнении счетчика 8 производится его обнуление и возврат в исходное состояние триггера 2 с коммутатором 11, Выход блока 10 вновь подключается к синхронизирующему входу триггера 1,Формула изобретения Устройство для управления считывани ем и вводом информации, содержащее первый блок памяти, первый и второй информационные входы которого являются информационными входами устройства, а выходы - первым и вторым выходами уст ройства, первый элемент И, один вход которого соединен с генератором импульсов, а выход подключен к счетному входу первого счетчика, выходы которого соединены с одними адресными входами второго блока па мяти, второй счетчик, выход которогоподключен к одному информационному входу компаратора, первь 1 й и второй триггеры,.первый и второй элементы ИЛИ и элемент задержки, о т л и ч а ю щ е е с я тем, что, с 35 целью повышения быстродействия устройства., оно содержит третий счетчик, счетный вход которого соединен с вторым выходом второго блока памяти, а выход подключен к другому информационному входу компара тора, первый выход второго блока памятисоединен с однйм входом первого элементаИЛИ, другой вход которого подключен к инверсному выходу первого триггера, а выход соединен с вторым входом первого элемен та И, третий вход которого подключен к выходу второго элемента ИЛИ, один входкоторого соединен с первым выходом второго блока памяти, а другой является первым тактирующим входом устройства, 50 коммутатор, информационный вход которого соединен с выходом компаратора, управляющий вход подключен к выходу второго триггера, а первый выход соединен с синхронизирующим входом первого триггера, 55 установочный вход которого является первым синхронизирующим входом устройства, второй элемент И, один вход которого соединен с шестым выходом второго блока памяти, другой подключен к выходу элемента задержки, вход которого является вторымтактирующим входом устройства, инвертор, вход которого соединен с выходом переполнения второго счетчика, а выход подключен к синхронизирующему входу второго триггера, установочный вход которого соединен с выходом переполнения третьего счетчика, и третий элемент И, входы которого подключены к седьмому выходу второго блока памяти и выходу второго элемента И, а выход - к установочному входу первого счетчика, при этом счетный вход второго счетчика соединен с первым синхронизирующим входом устройства, подключенным к первому управляЮщему входу первого блока памяти, второй управляющий вход которого соединен с вторым выходом второго блока памяти, третий - пятый выходы которого 5 являются третьим - пятым выходами устройства, второй выход коммутатора является седьмым выходом устройства, а выход первого элемента И соединен с соответствующим адресным входом второго блока па мяти, при этом входы адресов записи исчитывания первого блока памяти подключены к выходам второго и третьего счетчиков соответственно.1751786 ат ектор Т.Палий Редактор О,Спесивых роизводственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарин Заказ 2694 ВНИИПИ Гасу Составитель А,Роман Техред М.Моргентал Тираж Подписноеенного комитета по изобретениям и открытиям при ГКНТ СССР 13035, Москва, Ж, Раушская наб., 4/5