Устройство для записи и воспроизведения цифровой информации

86 35 50 3 1742Изобретение относится к приЬоростроению и может быть использовано,для построения долговременных запоминающих устройств на подвижном носителе, а также при передаче и приеме ин формации,Целью изобретения является упрощение устройства путем упрощения формирователя признаков ошибок при воспроизведении,Сущность изобретения состоит в формировании при записи контрольных разрядов и размещении каждого контрольного разряда после группы из (1-1) ин"формационных разрядов, При воспроизведении контрольные разряды Формируютсятак же, как и при записи, и сравниваются с воспроизведенными контрольны".ми разрядами. Несравнение соответствующих контрольных разрядов сигнализирует о наличии ошибок в определен"ной части информации, Номер дефектного информационного разряда определяется по расстоянию между соседними не:совпавшими контрольными разрядами,1На фиг,. 1 представлена структурнаясхема устройства; на фиг. 2 - структу рная схема форми роват еля конт рол ь ного разряда для = 5; на фиг. 3структурная схема формирователя признаков ошиЬок для= 5; на фиг.структурная схема Ьлока управления;на Фиг. 5 - циклограмма работы устройства в режиме записи информации в накопите 1 ь; Фиг, 6 - циклограмма раЬотыустройства в режиме воспроизведения,Устройство для записи и воспроизведения цифровой информации (фиг, 1) содержит магнитный накопитель 1, первыйблок 2 преобразования кодов, блок 3управления, формирователь 4 контрольного разряда, формирователь 5 признакозошибок, блок 6 сумматоров по модулюдва, второй блок 7 преобразования кодов, мультиплексоры 8 и 9, шифратор10, сумматор 11, блок 12 памяти, регистр 13, Ьлок 1 Ч элементов И, блок15 элементов ИЛИ-НЕ.Блок 2 предназначен для преобразования последовательного кода в параллельный и выполнен в виде двух регистров 16 и 17. Блок 7 предназначен дляпреобразования параллельного кода впоследовательный и может быть выполнен в виде элемента И-ИЛИ. Формирователь 4 контрольного разряда для(фиг. 2) содержит регистры 18-25и сумматоры 26"32 по модулю два. Для исправления пакета ошибок изК) разрядов регистры 19, 21, 23 и24 должны содержать К разрядов, ре 5гистр 18 - К+3 разрядов, регистр20 - К+2. разрядов, регистр 22 - К+1разрядов, регистр 25 - 2 К+3 разрядов.Форм и рова тель 5 при зна ко в оши бок для= 5 (фиг. 3) содержит сумматоры33-40 по модулю два, триггеры 41-43,регистр 44, элементы И 45-48. Приэтом регистр 44 должен содержать Кразрядов,Блок 3 управления (фиг. 4) содержит генератор 49 импульсов, счетчики50 и 51 импульсов, триггеры 52-56,дешифраторы 57, 58, регистрь 1 59, 60,элементы И 61-65, элементы ИЛИ 66-71,элементы ИЛИ-НЕ 72 и 73, инверторы20 74,7, элемент 76 задержки, а такжеключи 77 и 78, триггеры 79 и 80, элементы ИЛИ 81"83, элемент И 84. Выходы элемента ИЛИ-НЕ 73, инвертора 74,инвертора 75, элемента И 61, элемен"25 та ИЛИ 70, триггера 53, четвертого выхода регистра 60, элемента ИЛИ 71,элемента И Ь 5, элемента ИЛИ-НЕ 72 являютсл выходами с первого по десятыйсоответственно блока 3 управления.Устройство работает следующим образом,В начале каждого режима все блоки,устройства сЬрасываются в "У (нафиг. 1-3 не показано). На первом выходе генератора Ч 9 выраЬатывается непрерывная последовательность импуль"сов (фиг. 5 а), В режиме записи информации на первом управляющем выходе на. копителл 1 формируется импульс"О заданной зоны. Этим импульсом уста"навливаются в "1" триггеры 52 и 53,которые разрешают работу счетчика 50и регистра 59, и сорасывается в "0" счетчик 51. При определенном .кодесчетчика 50, соответствующем интервалу от нахождения зоны до начала ин"Формации, на первом выходе дешифра"тора 57 Формируется импульс (Фиг. 5 в),который следующим импульсом генерато"ра Ч 9 записывается в регистр 59. При этом триггер 52 (Фиг. 5 г) и счетчик50 сЬрасываются в "0", разрешаетсяработа счетчика 51,Еди нич ный си г нал прод в ига ет сявдоль регистра 59 и на его выходахпоследовательно Формируются сигналы(Фиг, 5 д, е, ж, з, и) длительностьюв период Тг выходных импульсов гене1742856ратора 49. Ьлок 12 памяти (микросхе- После записи заданного массива инма 537 РУЬ) находится в режиме воспро- формации с учетом защитного промежут"изведения, поскольку на его управляю" ка с контрольными разрядами, следующещий вход поступает единичный сигнал с 5 го после окончания массива, сраЬатыва"выхода элемента 72, Импульс с первого . ет дешифратор 5 Ь,и его сигнал устанаввыхода регистра 59 проходит черезэле,- ливает в "0" триггеры 53 и 5 Ч. Про.мент 70, элементы ИЛИ-НЕ блока 15 и:. цесс. записи заканчивается. При запипоступает на входы разрешения: си информации блоки 2,5,6,9,10,11,(фиг. 5 м) элементов памяти блока 15.: 1 О 14 и 15 ирегистр ЬО. не работают,По этим импульсам из Ьлока 15 восйро-. В режиме воспроизведения информаизводится информация, которая но зад- ции на втором управляющем выходе наним фронтам аналогичных импульсов,. копителл 1 формируется импульссформированных элементом .73, записыва- (фиг. 6 э) например, при нахождении зается в регистр 13 параллельным кодом, 15 данной зоны. Этим импульсом устанавлиВ этом режиме шифратор 10.не работа- ваются в "1"триггеры 52 и 55, котоет. Поэтому выходные кодц адресов рые разрешают. работу счетчика 50 и ревсех сумматоров блока 11 соответству- гистра 60, а счетчик 51 сбрасываетсяют выходному коду счетчика 51. в "0", При определенном коде счетчикаВыходной код регистра 13 через. О 50, соответствующем интервалу от намультиплексор 8 поступает на входыхождения зоны до начала следованияформирователя Ч, где формируются зна" информации при: воспроизведении, начения контрольных разрядов путем сум- втором выходе дешйфратора 57 формирумирования в сумматорах 2 Ьтекущих ется импульс (фиг, 66), который перинформационных разрядов с промежуточ вым воспроизведенным тактовым импулвнцми значениями контрольного разряда. . сом (фиг. Ьг). записывается в первыйПромежуточные значения, полученные в разряд регистра 60, триггер 52результате суммирования в каждом так- (фиг. бв) и счетчик 50 сбрасываютсяте, записываются в регистрах 18-25 в "0", разрешается работа счетчика 51,Окончательно сформированные контроль- З 0 единичный сигнал продвигается вдольные разряды оЬразуются на выходе ре- регистра 60 и на его выходах последо.гистра,25, которые поступают на ин- . вательно формируются сигналы длитель"формационный вход элемента И-ИЛИ. 7. .ностью в период Т .выходных тактовыхИнформационные разряды, подлежащие импульсов накопителя 1. Сигналы с втозаписи, поступают на остальные инфор- Рого по пятый выходов регистра 60мационные входы элемента И-ИЛИ 7 с З 5 представлены на фиг. бд, е, ж, з.выходов регистра 13. На элементе 7 ИнФормация, поступающая из накопи"производится преоЬразование парал- теля 1 последовательным кодом, запилельного кода в последовательный пу". сывается в регистре 16 и по заданномутем подключения соответствующих Ин- фронту сигнала с пятого выхода реформационных и контрольного разрядовгистра 60 (фиг. Ьз) переписывается па 10к выходу элемента 7 управляющими сйг-, раллельным кодом в регистр 17. Выходналами с выходов регистра 59 (фиг,5 д, ной код регистра 17 через мультиплеке,ж,з,и). Счетчик 51 адреса срабаты- сор .9 поступает на информационныевает по заднему фронту сигнала с вто-. входы блока 12 и записывается выходрого выхода регистра 59 (фиг. 5 к),ным импульсом, сформированным элемен".Цикличность работы регистра 59 обес- том И 63 (Фиг. бл) и поступающим напечивается путем записи сигнала с пя , входы Разрешения блока 12 через элетого выхода регистра 59 через ключ мент ИЛИ 70.и. элементы.ИЛИ-НЕ блока77 и элемент 67 на вход этого же ре- . 15, по адресу, соответствующему кодугистра.ф счетчика 51.Триггер 54 устанавливается в Ч" . В Режиме воспроизведения информа"и открывает элемент И Ь 1, Сдвинутые . ции мультиплексор 8 открыт. нулевымтактовые импульсы генератора 49 через,Сигналом с выхода тРиггера 53 для про-.элемент И ь 1 поступают на тактовый . хождения выходного кода регистра 17,вход магнитного накопителя (фиг. 5 л)55 Информационные азц онные разряды с выходов рея иг. лгистра 17 поступают на входы ФормиСмена выходных сигналов элемента 7 рователя 4, который формирует контроль"поступающих на информационный вход наные разряды аналогично режиму записи.копителя.1, представлена на фиг. н,Р д фи 5 н . Сформированные контрольные Разряды в7171285 формирователе ч и воспроизведенные контрольные разряды с выхода регистра 17 поступают на входы сумматора 33 формирователя 5 признаков ошибок. При несовпадении Соответствующих контрольных разрядов сумматор 33 вырабатывает единичный сигнал признака ошиб" ки. Наличие каждой ошибки в допусти" мом пакете ошибок приводит к Формиро- и ванию двух признаков ошибок, расстоя" ние между которыми в числе разрядов (тактов) однозначно определяет местоположение дефектного разряда.Контроль совпадения признаков оши" бок по расстоянию между ними осуществляется элементами М 5"46, Единичный сигнал на выходе каждого из этих элементов является сигналом коррекции соответствующего разряда информации. 20 При этом дальнейшее продвижение приз" наков ошибок, вызвавших сигнал коррекции, блокируется с помощью сумматоров по модула два, к входам которых подключен выход соответствующего 25 элемента И Формирователя 5. При нали" чии единичного сигнала коррекции с выходов Формирователя 5 из блока 12 воспроизводится информация по соответствующему адресу и записывается в регистр 12 В Ьлоке Ь производится коррекция воспроизведенной информации. Скорректированная информация через мультиплексор 9 поступает на информационные входы блока 12 и за 35 писыввется по тому же адресу. Изменение адресов блока 12 для воспроизведения и записи скорректированной информации производится с помощью шифратора 10 и блока 11 сумматоров.40По сигналу элемента 71 (Фиг, би) шифратор 10 вырабатывает коды смещения адресов, постоянные для каждого из элементов памяти блока 2, Выходные .коды шифратора 10 суммируются45 в блоке 11 с кодом счетчикаи поступают на адресные входы блока 12. На элементах И блока 11 осуществляется совпадение выходных импульсов элемента 65 (Фиг, Ьк) с признаками ошиЬок с выходов формирователя ). Выходные импульсы Ьлока 1 Ч через элементы ИЛИ-НЕ блока 15 поступают на входы разрешения блока 12. На входы управления записью"воспроизведением блока 12 поступают выходные сигналы55 элемента 72 (фиг. Ьм). Воспроизведенная из Ьлока 12 информация записывается в регистр 13 по заднему Фронту выЬ 8ходного сигнала элемента 73 (фиг.бн), На время записи в блок 12 скорректи- . рованной в блоке 6 информации мультип" лексор 9 коммутируется сигналом с четвертого выхода регистра 60 (фиг. бж).Импульсы для формирования сигналов разрешения блока 12 образуются из вы" ходных тактовых импульсов накопителя 1 путем задержки на элементе 76, Цикличность формирования сигналов управления при воспроизведении обеспечивается передачей сигнала с пятого выхода регистра 60 на его информационный вход первого разряда через элемент 68 и ключ 78.Задним фронтом первого импульса с пятого выхода регистра 60 триггер 56 устанавливается в "1". Второй и последующие импульсы с пятого выхода регистра 60 проходят через элементы Ь 2 и 69 и по заднему фронту производят изменение состояния счетчика 51 адреса (фиг. бр). По достижении заданного кода в счетчике 51 срабатывает дешифратор 58, триггер Я и регистр 60 обнуляются. Воспроизведение информации из накопителя 1 и запись скорректированной информации в блок 12 заканчиваются, В режиме воспроизведения блок 7 и регистр 59 не работают и на их выходах нулевые сигналы,При записи информации из блока 12 памяти в ЦВК и ЦВК поступает сигнал начала записи, по которому триггеры 52 и 79 устанавливаются в "1",. Ключ 77 подключает вход регистра .59 к его четвертому выходу.При нулевом сигнале на управляющем входе мультиплексора 8 его выходы подключаются к выходам регистра 17, Поскольку с выходов накопителя 1 сигналы отсутствуют, на входы формирователейч и ) и на соответствующий информаци" онный вход блока 7 с выхода формирователя Ч поступают нулевые сигналы. Устройство работает с цикличностью вчетыре такта регистра 19. Аналогично режиму записи информации в накопительиз блока 12 в кандом цикле выбираетсякод по последовательно изменяющимсяадресам в счетчике 51 и записывается в регистр 13. На элементе И-ИЛИ 7 про изводится преобразование цетырехразрядного параллельного кода регистра13 в последовательный. Элемент 84Формирует тактовые импульсы, Выходы элементов 7 и 8 ч и подключены соответственно к информационному и тактовому74285 входам ЦВК. При достижении кодом счетчика 51 значения адреса конца ин" формации дешифратор 58 вырабатывает- импульс, по которому триггер 79 и.все устройство сбрасываются в исходное сос.- тояние.При записи информации в блок 12 из ЦВК поступает импульс, по которому триггеры 52 и 80 устанавливаются в 0 единичное состояние, Ключ 7 Ж подключает выход элемента 68 к входу второго разряда регистра 60, с которого снима- ется запрет работы через элемент 82,На управляющий вход мультиплексора 9 пос" 15 тупает сигнал (Фиг. бж), а на управля" ющий вход блока 12 сигнал с выхода элемента 72 (фиг. бм).При подключении ЦВК параллельно накопителю 1 на информационный вход ре" гистра 16 с выхода ЦВК поступает пос" ледовэтельный код, который продвига" ется вдоль регистра 16 по выходным , тактовым импульсам ЦВК. Устройство ра" ботает с цикличностью в четыре такта регистра 60, Аналогично режиму воспро" изведения информации из накопителя 1 выходные импульсы элемента 63 (фиг.бл) через элемент 70 и элементы ИЛИ-НЕ блока 15 поступают на входы. разреше ния блока 12 и записывают параллель-ным кодом в блок 12 выходной код ре гистра 17. Поскольку нулевым выходным сигналом триггераэлемент 65 закрыт, то импульсы разрешения воспро- З 5 изведения и записи скорректированной информации (фиг. бк) в этом режиме не формируются.В результате в каждом цикле из ЦВК в. блок 12 записываются четыре разряда информации по последо вательно изменяющимся адресам счетчика 51. По достижению кодом счетчика 51 значения адреса конца информации дешифратор 58 вырабатывает импульс, по которому триггер 80 и все устрой" ство сбрасывается в исходное состояние.Максимальный код смещения адреса корректируемой информации по сравнению с текущим кодом счетчика 51 в первом канале блока 12 и состаляетв общем случае(1-2) Я+1)М = (21-1) К+ --- , -- раз рядов,255 При=5 И =45 К+49 разрядов.При реализации блока. 3 управлениясовокупность элементов 57,58, 61-65,67-75,77,78 и 84 может быть выполнена ввиде постоянногозапоминающего устройства. 11 ри совместной работе накопителя1 и ЦВК их одноименные выходы,подключенные к входам регистра 16,объединяются с помощью элементов ИЛИ, а выходэлемента 7 подключается одновременнок информационному входу накопителя 1и ЦВК, Наличие тактовых импульсов навыходе элемента 61. или 84.свидетельст"вует о поступлении информации в накопитель или ЦВК соответственно,Таким образом, устройство позволяетпринимать информацию из ЦВК в блок 12памяти, записывать информацию (с одновременным формированием контрольныхразрядов) из блока 12 памяти:в магнитный накопитель, принимать информацию,из магнитного накопителя в блок 12 па"мяти с одновременной коррекцией дефектных разрядов, передавать информациюиз блока 12 в ЦВК, При этом блок 12может быть использован в качестве дополнительной памяти ЦВК без обращенияк магнитному накопителю. В результатерасширяются функциональные возможностипредлагаемого устройства по сравнениюс известным,Упрощение устройства обеспечивается.путем использования одного и того жеФормирователя контрольных разрядовкак в режиме записи, так и в режимевоспроизведения для коррекции дефектных разрядов без изменения корректирующих возможностей по сравнению сизвестным,ф о р и у л э изобретения Устройство для записи и воспроизведения цифровой информации, содержащее В остальных каналах код смещенияадреса корректируемой информацииуменьшается по сравнению с первым кЭналом на число разрядов 1 И =2 К+ -3; ДИ =4 К+2 -7; ДЯ, =бк+З;и -.8 К + 41 -18. При ) =5 шифратор 10 должен формировать следующие коды смещения адресов в каналах: И 9 К+9 М =7 К+7ф. Э Я . У Э 5 К+6; Ц=ЗК+6,Устройство исправляет пакеты ошибок длиной К разрядов при гарантированном промежутке между дефектными . пакетами не менее111742856 магнитный накопитель, информационный и тактовый выходы которого подключены соответственно к информационному ипервому тактовому входу первого блока преобразования кодов, формирователь признаков ошиЬок, выходы которого подключены к одной группе входов блока сумматоров по модулю два, выход формирователя контрольного разряда подключен к одному входу второго блока преобразования кодов, выход которого подключен к информационному входу Магнитного накопителя, тактовый, первый и второй управляющие выходы магнитного накопителя подключены соответственно к первому, второму и третьему входам блока управления, первая группа выходов которого подключена к группе управляющих входов второго ро блока преобразования кодов, выходы с первого по четвертый блока управления подключены к управляющим входам соот. ветственно формирователя контрольного разряда, фоомирователя признаков ошибок, второму тактовому входу первого блока преобразования кодов и тактовому входу магнитного накопителя, о.тл и ч а ю щ е е с я тем, что, с целью упрощения устройства, в него введены первый и второй мультиплексоры, шифра" тор, сумматор, блок памяти, регистр, блок элементов И и блок элементов ИЛИ-НЕ, выходы первого блока преобразования кодов подключены к первой группе. входов первого и второго муль типлексоров, группа выходов первого мультиплексора подключена к информационным входам формирователя контрольного разряда выход которого и один40 выход первого мул ьтипле ксор а подключены к информационным входам формирователя признаков ошибок, выходы которого подключены к первой группевходов блоказлементов И, выходы блока элементов И подключены к первойгруппе входов блока элементов ИЛИ-НЕ,выходы которого подключены к первойгруппе управляющих входов блока памяти, выходы шифратора йодключены кпервой группе входов сумматора, выходы сумматора подключены к адреснымвходам блока памяти, выходы которогоподключены к информационным входамрегистра, выходы регистра подключенык другой группе входов блока сумматоров по модулю два, выходы которогоподключены к второй группе входов второго мультиплексора, выходы второгомультиплексора подключены к информа"ционным входам блока памяти, выходырегистра и общая шина подключены квторой группе входов первого мультиплексора,. выходы регистра подключены квторой группе входов второго блокапреобразования кодов, первый и с пятого по десятый выходы блока управления подключены соответственно к тактовому входу регистра, группе инфор"мационных входов блока элементовИЛИ"НЕ, управляющему входу первогомультиплексора, управляющему входувторого мультиплексора, входу шифратора, второй группе входов Ьлока элементов И и к.второй группе управляющих входов блока памяти, а втораягруппа выходов блока управления подключена к второй группе входов сумматора.В г.б Составитель А. Смирновдактор И.Шулла Техред Л,Олийнык Короект Самборс ка оизводственно-издательский комбинат "Патент", г Ужгород, ул, Гагарина, 101еЗаказ 2288ВНИИПИ Госуда Тираж Подписноеенного комитета по изобретениям и открытиям при ГКНТ СССР 13035, Москва, Ж, Раушекая наб., д. 4/5