Устройство для воспроизведения графической информации

(56) Патент СНА М 4506298кл. Н 04 И У 14, 1985,км ссиФиг 1 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГННТ СССР ВТОРСНОМУ СВИДЕТЕЛЬСТВУ(54) УСТРОЙСТВО ДЛЯ ВОСПРОИЗВЕДЕНИЯГРАФИЧЕСКОЙ ИНФОРМА(ИИ(57) Изобретение относится к телевидению. Целью изобретения являетсяповышение точности и объема индицируемой граФицеской инФормации путемповышения быстродействия преобразования. Каждый элемент изображения,сФормированный Формирователем 4, растягивается в двух направлениях - вниз 2 и вправо, в соответствии с направлением движения электронного луча, Запись производится в блоки оперативной памяти (БОП) 5 и 6 в интервал времени, свободный от считывания на экран блока 3 индикации, Процесс записи инФормации происходит с помощью управляемого инвертора 13, сумматора 11, коммутатора 9, управляемого инвертора 14, Процесс считывания инФормации происходит с помощью коммутатора 7 по координате Х, коммутаторов 9 и 10 по координате 1". Порядок подачи отсцетое с БОП 5 и 6 разный для четных строк снацала следует отсчет с БОП 5, а за ним с БОП 6, для нечетных строк первым подается отсцет Ж с БОП 6, а затем с БОП 5. 7 ил.Йзобретение относится к телевидению, автоматике, вычислительной технике и может быть использовано для отображения графической информации в телевизионной системе, работающей в режиме чересстрочной развертки.Целью изобретения является повышение точности и объема индицируемой графической. информации путем увелицения быстродействия преобразования.На Фиг. 1 приведена блок-схема устройства для воспроизведения граФической информации, на Фиг. 2 - вид экрана блока индикации при цересстроц ной развертке, на Фиг. 3 - вид линии на экране блока. индикации, Формируемой с помощью предлагаемого устройства; на Фиг. М - распределение отсчетов видеосигнала по ячейкам разных блоков оперативной памяти; на Фиг.5- временные диаграммы, поясняющие работу устройства; на Фиг. 6 - пример реализации блока расширения видеосигнала; на Фиг. 7 - пример реализации блока оперативной памяти.Устройство для воспроизведения графической информации содержит блок 1 буферной памятй, блок 2 расширения видеосигнала, блок 3 индикации, формирователь 1 сигналов графической информации, первый 5 и второй 6 блоки оператвиной памяти, коммутатор 7 адреса по координате Х, блок 8 управления, первый 9 и второй 10 коммутаторы адреса по координате У, первый 11 и второй 12 сумматоры, первый 13 и второй 1 управляемые инверторы, элемент НЕ 15, коммутатор 16.3Кроме того, на Фиг. 1 - 5 приведены следующие обозначения: 17- вход тактовых импульсов; 18 - вход строчных синхроимпульсов; 19 - вход кадровых синхроимпульсоп; 20 - вход управления расширением видеосигнала;21 - строки цетных полукалров; 22- строки нечетных полукадров; 23 элементы изображения, сформированные по адресам Формирователя граФической информации, 2 - элементы изображе" ния, сформированные за счет одновременной записи в блоки оперативной памяти; ,25 - элементы изображения, сформированные за счет растяжения в блоке 2; 26 и 27 - пример одновременной записи в яцейки блоков 5 и 6, принадлежащих разным строкам; 28 тактовые импульсы; 29 - строчнь 1 е синхроимпульсы; 30 - кадровые синхро5101520 импульсы; 31 - импульсы обратногохода строк; 32 - импульсы видеосигнала на входе блока 2; 33 - импульсы видеосигнала на выходе блока 2 3 Ь- импульсы на втором выходе управления блока 8; 35 - импульсы записи в блоки 5 и 6; 36 - изменение кодов на адресных выходах блока 1 37 - изменение кодов на адресных выходах блока 8; 38 - изменение кодов на выхо" дах блоков 7, 9 и 10; 39 - коды навыходах блоков 6 и 5,Назначение блоков и узлов устрой" ства следующее.Блок 1 буферной памяти преобразует параллельно-последовательные коды, следующие с умеренной частотойпо многим: шинам параллельно, в последовательный код отсчетов видеосигнала, следующих с высокой частотойЭто может быть например, сдвиговыйрегистр с параллельной записью, Блокимеет вход тактовых импульсов, уп 25 равляющий вход и информационные входы. В зависимости от состояния науправляющем входе производится либопараллельная запись в ячейки регистра, либо последовательная выдача сЭ 0 частотой тактовых импульсов 28.Блок 2 расширения видеосигналапроизводит расширение во времени отсчетов видеосигнала 32 в два разаНавыходе блока образуются расширенныеимпульсы 33.Блок 3 индикации представляетсобой стандартный телевизионный индикатор, строчно-кадровая разверткакоторого синхронизируется строчными18 и кадровыми 19 синхроимпульсами,а на вход видеосигнала поступаютотсчеты видеосигнала 33, поступающиедалее на модулятор ЭЛТ.Формирователь ч сигналов графичес"45 кой информации с относительно низкойчастотой Формирует адреса ячеек блоков 5 и 6 оперативной памяти, в которые заносятся коды сигналов графицеской информации,Блоки 5 и 6 оперативной памятипредставляют собой ОЗУ с матричнойорганизацией, Каждая ячейка блоководнознацно соответствует элементу .изображения экрана блока 3 индикации.55Блоки 5 и 6 имеют первый и второйадресные входы, на которые поступают соответственно. коды адреса покоординатам Х и У. При подаче на входзаписи импульса записи 35 коды, пос"5 15тупающие на информационный вход бло-ка оперативной памяти, записываютсяв выбранную ячейку. При отсутствииимпульсов записи из выбранной ячейкипроизводится считывание кодов 39,которые появляются на выходе блоков5 и 6 оперативной. памяти,3Коммутаторы 7, 9 и 10 адреса покоординатам М и 7 в зависимости отсостояния на управляющем входе пропускают на выход. коды с одного изсвоих информационных входов, например при логической единице на входеуправления коммутатора 7 на выходпроходят коды с первого информационного входа, а при логическом нулес второго информационного входа.Блок 8 управления Формирует напервом и втором адресном выходах соответственно коды развертки по строке и кадру, на первом выходе управления сигнал 31 переключения из режима записи в режим чтения, а на втором выходе - сигнал 34 управления(сигнал управления блоком 1 буфернойпамяти).Синхронизация блоков 1 - 3 и 8производится тактовыми 2 Р, строчными29 и кадровыми 30 синхроимпульсаии,поступающими на их входы.Сумматоры 11 и 12 суммируют коды,поступившие на их входы, и выдаютрезультат на выход.Управляемые инверторы 13 и 14 приодинаковых сигналах на их входахформируют логический нуль на выходе,а при различных - логическую единицу.Коммутатор 16 в зависимости отпотенциала на управляющем входе изменяет порядок подключения информационных входов к своим выходам: прилогическом нуле на управляющем входе коды с первого информационноговхода проходят на первый выход, а свторого - на второй выход; при логи"ческой единице с первого информационного входа коды проходят на второйвыхоД, а с второго входа - на первыйвыход,Устройство работает следующимобразом.Блок 3 индикации Формирует наэкране строчно-кадровый растр (Фиг,2)При этом четные строки 21 растрапринадлежат четным полукадрам, нечетные 22 - нечетным полукадрам. Приотображении сюжетной информации детали изображения складываются из не 982096 скольких элементов изображения, расположейных в соседних строках 21 и 22, и глаз оператора воспринимает изображение как мерцающее с частотойполукадров, т.е. с удвоенной кадровой частотой, Частоты полукадров достаточно, чтобы избавить оператора от неприятных ощущений и сделать мер 10 цания практически незаметными. Привоспроизведении графической информации линия шириной в одну телевизионную строку очень заметно мерцает счастотой кадров. Для повышения час тоты мерцания графического изображения до частоты полукадров и тем самым снижения заметности его на изображении без потерь точности и разрешения в устройстве используется 20 следующий алгоритм (Фиг, 3). Каждыйэлемент 23 изображения, сФормированный формирователем сигналов графической информации, растягивается вдвух направлениях - вниз и вправо 25 в соответствии с направлением движе.ния электронного луча. При этом растяжение элемента изображения вниздостигается одновременной записьюэлемента изображения в ячейку 23, 30 адрес которой сформирован Формирователем 4, и в ячейку 24, расположенную в соседней строке непосредственно под первой ячейкой. Растяжениеэлемента вдоль строки (вправо) дос" З 5 тигается расширением отсчета во времени так, что из элементов 23 и 24образуются элементы 25 изображения.При этом сохраняется дискретностьизменения положения графического 40 изображения (в один элемент изображения) и точность задания положения. элемента. Все изображение смещаетсявниз и вправо на половину элементаизображения, что несущественно, Осо бенностью устройства является то,что операция растяжения не снижаетпотенциально возможного быстродействия ни при. считывании для отображения, ни при записи с Формирователя 4 50 и тем самым не снижает потенциальновозможного качества изображения,. вто время как во всех известных устройствах устранение мерцания достигается либо снижением быстродействия 55при записи с Формирователя (требует"ся последовательно записывать поменьшей мере два раза одно и то жеизображение со смещением друг относительно друга на один элемент изоб"09 7 15982ражения 3, либо снижением быстродействия считывания информации (на выходе,блоков оперативной памяти необходимополучать Фрагменты одновременно двухсоседних строк для логической обра"ботки).Запись изображения в блоки 5 и 6производится в интервал времени,свободный от считывания на экран блока 3 индикации. На Фиг. ч этот интервал определяется импульсом обратного хода строки 31. С выхода блока8 импульс 31 поступает на блоки 4,7, 9, 10 и переводит их в режим записи информации. формирователь ч на своих первом и втором адресных выходахформирует адрес записи по координатамХ и У, а на информационном выходекоды, которые необходимо записать вблоки 5 и 6Импульс 31, поступающийна управляющие входы коммутаторов, 9 и 10, подключает к выходам коммутаторов соответственно первый инФормационный вход коммутатора 7 и 25вторые информационные входы коммутаторов 9 и 10. При этом на адресныевходы блоков 5 и 6 поступают кодыадреса 36 по координатам Х и У сформирователя 1: на первые адресныевходы - через коммутатор 7, а на вто.рые адресные входы - через блоки 1115. Блоки 11 - 15 предназначены дляформирования из кода адреса строкис Формирователя 1 адреса строки,смежной с заданной, путем прибавлениясумматорами 11 и 12 к коду адресапо координате У единицы. Логическаяединица Формируется, в свою очередь,управляемыми инверторами 13 и 1 и 40элементом НК 15 из младших разрядовпо координатам Х и У. Формировательч вырабатывает кодь 1 адреса 36 и данные последовательно во времени циклза циклом, 45Процесс записи информации в отдельном цикле происходит следующимобразом. Пусть на выходе Формирователя ч образуется адрес 36 строки О.При этом младшие разряды по координатам Х и У равны нулю, Поступая навходы управляемого инвертора 13, онивызывают на его выходе появление логического нуля, что, в свою очередь,обусловит прохождение через сумматор11 и далее через коммутатор 9 на вто"рой адресный вход блока 5 памяти кода адреса 36 по координате У с формирователя 1 без изменений. Элемент НЕ инвертирует младший разряд покоординате Х, на его выходе устано"вится логическая единица, проходящаяна выход управляемого инвертора 1.На выход сумматора 12 и, следова"тельно, второй адресный вход блока 6пройдет код адреса по координате У,увеличенный на удиницу. Таким образом, во втором блоке памяти 6 выбраны ячейки с адресом (7 + 1), т.е. смежной с заданной с формирователя ч строки, и будет выбрана пара ячеек26. Если младший разряд по координате Х примет значение, равное единице, то старшие разряды по координате Х без изменения пройдут на первь 1 еадресные входы блоков 5 и 6, а навь 1 ходах управляемых инверторов 13 и 14 значение кодов изменится на противоположное - на выходе инвертора 13 установится1", а на выходе инвертора 1 М "0". Соответственно, на второй адресный вход блока 6 адрес по координате У пройдет без изменений, а на второй адресный вход блока 5 " увеличенный на единицу,Таким образом, в блоках 5 и 6 памяти будет выбрана пара ячеек, соответствующая на экране паре элементов с координатой Х, на единицу отличающейся от пары 26, Если код по координате У увеличится на единицу (строка 2 на фиг. ) и код с Формирователяпо координате Х примет, например, значение Х + 3, то младшие разряды по координатам Х; и 7 будут равнь 1 единице, на выходе инвертора 13образуется логический нуль, а на выходе инвертора 11 - логическая единица, и на второй адресный вход блока 5 поступит код (У + 1), а на второй адресный вход блока 6 - код, увеличенный на единицу. будут выбраны две смежные строки 2 и 3 и с учетом кода адреса по Х - группа 27.Таким образом, построение устрой" ства обеспечивает по коду адреса ячейки с формирователя 1 выбор пары 26, 27 и так далее ячеек, причем адрес верхней ячейки из пары в точности соответствует адресу с Формирователя 1. Одновременно с выбором пары 26, 27 ячеек на информационные входы блоков 5 и 6 памяти поступают коды, которые должны быть занесены в выб" ранные ячейки; и с приходом импульса 35 записи с Формирователя ч в блоки 5 и 6 заносится информация с форми55 9рователя ч. Поскольку в ячейках бло- - ков 5 и 6 может быть записана информация, блоки 5 и 6 могут производить наколление информации - логическое суммирование пришедших кодов с кодами, хранящимися в ячейках, для чего перед записью информации производится считывание кодов с выбранных ячеек. В простейшем случае Формирование графического изображения производится по точкам - с Формирователя поступают последовательно ячейка за, ячейкой коды адреса элементов изображения и в выбранные ячейки заносятся единицы.Считывание информации для отображения осуществляется на прямом ходу 31 телевизионной строки. При считывании потенциалом 31 на первом управляющем выходе блока 8 управления, поступающим на управляющие входы блоков .7, 9 и 10 к адресным входам блоков 5 и 6 оперативной памяти, подключаются адресные выходы блока 8 управления. Одновременно этим же потенциалом 31 формирователь Й переключается в режим ожидания. На первом адресном выходе блока 8 Формируются коды адреса 37 развертки по строке, а на втором адресном выходе блока 8 управления - коды адреса строки, Под воздействием этих кодов на адресных входах блоков 5 и 6 и на их выходах начинают появляться коды, записанные в выбранных ячейках блоков 5 и 6, Как видно из Фиг, 1, в зависимости от номера строки (четная или нечетная) порядок подачи отсчетов с блоков 5 и 6 на вход видеосигнала должен быть разным: для четных строк (младший разряд адреса по У равен нулю - строки четного полукадра) первым должен следовать отсчет с блока 5, а за ним - отсчет с блока 6, затем по новому адресу Х с блока 5 снова и т,д.; для нечетных строк (младший разряд адреса по Х равен единице) первым на выход должен подаваться отсчет с блока 6, а за ним - отсчет с блока 5 и т,д. Восстанавливается порядок следования отсчетов с помощью коммутатора 16, управляемого младшим разрядом адреса по У: для нечетных строк (нечетных полукадров) коммутатор 16 подключает выход блока 5 к второму информационному входу блока 1, а выход блока 6 - к первому информационному входу блока 1; 9820910для четных строк (четных полукадров)коммутатор 16 подключает выход блока5 к первому информационному входублока 1, а выход блока 6 - к второму информационному входу блока 1. Свыхода коммутатора 16 коды записываются в ячейки блока 1 импульсами 31и затем последовательно друг эа другом появляются на выходе блока 1под воздействием тактовых импульсов28, Далее отсчеты видеосигнала 32поступают на вход блока 2, производящего расширение каждого отсчета 32видеосигнала по длительности вдвое(33), чем Формируются на экране блока 3 индикации элементы 25 изображения, С выхода блока 2 отсчеты 33поступают на вход блока 3 индикации 20 и далее на модулятор ЭЛТ. Одновременно под воздействием строчных 29 икадровых 30 синхроимпульсов на экранеблока 3 индикации осуществляется развертка электронного луча, Таким об разом, под воздействием отсчетов 33на экране блока 3 Формируется графическое изображение.В устройстве для воспроизведенияграфической информации повышается ЗО качество .отображения информации эасчет устранения мельканий иэображения, Качество отображения повышается также за счет уменьшения ступенчатости деталей изображения - максимальный размер ступеньки не превышает размера строки. Выравнивается ви"зуальная яркость деталей изображения - линий с разными наклонами, Вустройстве сохраняется максимально 40 возможная точность отображения деталей иэображения - с дискретностью водну телевизионную сторону,Устройство обеспечивает максимально возможное быстродействие выводаинформации на экран блока индикациипри ограниченном быстродействии блоков памяти (в два раза выше, чембыстродействие, обеспечиваемое отдельным блоком оперативной памяти). Повышение в два раза быстродействия вывода информации позволяет увеличить вдва раза число элементов иэображенияблока индикации и тем самым улучшитькачество изображения. Формула изобретения Устройство для воспроизведения графической информации, содержащеепоследовательно соединенные блок буФерной памяти, блок расширения видеосигнала и блок индикации, блок управления с двумя синхровходами и тактовым входом, формирователь сигналов графической информации, два блока оперативной памяти, коммутатор адреса по коррдинате Х и два коммутатора адреса по координате Т, при этом информационный выход Формирователя сигналов графической информации соеди" нен с информационным входом первого и второго блока оперативной памяти, первый адресный вход каждого из кото.рых подключен к выходу коммутатора адреса по координате Х, первый инФормационный вход которого соединен с первым адресным выходом Формирователя сигналов графицеской информации, а второй информационный вход коммутатора адреса по координате Х подключен, к первому адресному выходу блока. управления, первый управляющий выход которого соединен с входом управления Формирователя сигналов графической информации и входами уп" равления. коммутатора адреса по координате Х и первого и второго коммутаторов адреса по координате У, причем второй адресный выход блока управления соединен с первым информационным входом первого и второго коммутаторов адреса по координате У, информационный выход первого коммутатора адреса по координате 7 подключен к второму адресному входу первого блока оперативной памяти, информационный выход второго коммутатора адреса по координате У подключен к второ му адресному входу второго блока оперативной памяти, выход записи формирователя сигналов графической информациисоединен с входом записи первого и второго блоков оперативной памяти, второй управляющий выход блока управления подключен к входу управления блока, буферной памяти, тактовый вход которого соединен с45 го инвертора подключен к второму входу первого сумматора, а выход второго управляемого инвертора подключенк второму входу второго сумматора,тактовым входом блока расширения видеосигнала, блока индикации и блока управления, синхровходы блока индикации соединены с синхровходами блока управления, о т л и ч а ю щ ее с я тем, что, с целью повышения точности и объема индицируемой графической информации путем увеличения быстродействия преобразования, введены коммутатор, два сумматора, два управляемых инвертора и элемент НЕ, при этом первый информационный вход коммутатора соединен с выходом первого блока оперативной памяти, второй информационный вход коммутатора соединен с выходом. второго блока оперативной памяти, первый и второй выходы коммутатора подклюцены соответственно к первому и второму инФормационным входам блока буферной памяти, вход управления коммутатора соединен с третьим управляющим выходом блока управления, второй адресный 25 выход Формирователя сигналов графической информации подключен к первому входу первого и второго сумматоров, выход первого сумматора соединен с вторым информационным входом первого коммутатора адреса по координате У, выход второго сумматора соединен с вторым информационным входом второго коммутатора адреса по координате У, выход младшего разряда по координате У Формирователя сигналов графической информации соединен с первыми входами первого и второго управляемых инверторов, выход .младшего разряда по координате Х Формирователя сигналов графической информации соединен с вторым входом первого управляемого инвертора, а церез элемент НЕ - с вторым входом второго управляемого инвертора, выход первого управляемо" .