Контроллер измерительного преобразователя

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНРЕСПУБЛИН 5/35 4 ЕНИЯ У 8технический оричи тельство СССР Г 15(353, 1984. ельство СССР Г 1/02, 1984.(57) Изобретенитике и измеритбыть использовтирукицего звена РЕИЗМЕРИТЕЛЬНО е относится к автомельной технике и мож ве Р ф но в к льс ных и Фие,1 ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЬПИЯМПРИ ГКНТ СССР ОПИСАНИЕ ИЗОБР Н А ВТОРСНОМУ СВИДЕТЕЛЬСТ(56) Авторское свидВ 1201847, кл. С 06Авторское свидетВ 1241219, кл. С 06 80146235 нелинейных систем управления, а также в составе цифровых измерительных средств для восстановления сигналов частотно-импульсных датчиков при выполнении динамических измерений. Цель изобретения - повышение точностивосстановления сигналов с измерительного преобразователя за счет компенсации его статических и динамических погрешностей. Для достижения цели в контроллер, содержащий число-импульсный умножитель 2, первый блок 11 памяти, счетчик 4, регистры 6, 10, 13, блок 5 управления и фильтрации, дополнительно введены комбинационный сумматор 12, второй блок 3 памяти,й коммутатор 8, четвертый регистр 7, . а матричный умножитель 9 и формирова-., тель 1 число-импульсного кода с со- Цф ответствунццими связями. В ил.Изобретение относится к автомати- ке и измерительной технике и может бысть использовано в качестве корректирующего звена импульсных и цифровых нелинейных систем управления, а также в составе цифровых измерительных средств для восстановления сигналов частотно-импульсных датчиков при выполнении динамических измере ний,Цель изобретения - повышение точ,ности восстановления сигналов с из:,мерительного преобразователя за счет ,компенсации его статических и динамических погрешностей.На фиг. 1 представлена схема контроллера измерительного преобразователя; на фиг, 2 - алгоритм работы устройства; на фиг. 3 - схема 20 формирователя число-импульсного ко. да; на фиг. 4 - временные диаграм" мы формирования число-импульсного : кода Х; на фиг. 5 - график, поясняющий функциональное преобразование 25 число-импульсного кода Х;на фиг,б.- структура число-импульсного умножителя, на фиг. 7 - схема блока управления и фильтрации, на фиг, 8 - ва риант программной реализации алго . ритма работы блока управления и фильтрации.Контроллер измерительного преобразователя содержит формирователь 1 число-импульсного кода, число-им пульсиый умножитель 2, второй блок 3 памяти, счетчик 4, блок 5 управления и фильтрации, первый б и четвертый 7 регистры, коммутатор З,матричный умножитель 9, второй регистр 40 10, первый блок 11 памяти, комбинационный сумматор 12 и третий регистр 13. Число импульсный формирователь 1 45(фиг. 3) образуют четырехвходовыйэлемент ИЛИ 14, генератор 15 импульсов, первый триггер 16, элементыИ 17-19, второй триггер 20, первыйсчетчик 21, первая схема 22 сравнения, первый регистр 23, второй счет 50чик 24, вторая схема 25 сравнения,второй регистр 26, элемент И 27,элемент 2 И-ИЛИ 28, элементы 29 и 30задержки и элемент ИЛИ 31,55 Число-импульсный умнозитель 2(фиг. 6) состоит ив регистра 32 и фсумматора 33. Блок 5 (фнг. 7) содержит микропроцессор 34, коммутатор 35, регистр 36 и коммутаторы 37-40.Контроллер измерительного преобразователя при обработке входного сигнала, представленного в виде частоты Р или периодаследования импульсов, реализует соотношение не- рекурсивного фильтрай2 ь -2 8,., (1)уелоприведенное к инду сифо и + - 8ьс (2)фгде В ВВ ,коэффициенты импульснойпереходной характеристики, компенсирующейдинамику измерительного преобразователя, У= Г (Х, - дискретная функция,обратная статической нелинейности измерительного преобразователя.Дискретное значение Х, аргумента функции формируется в и-е моментывремени в виде число-импульсного кода формирователем 1 число-импульсного кода:(при измерении входного сигнала какчастоты) или(при измерении входного сигнала как периода) путем подсчета количества импульсов частоты Р за образцовый интервал времени Т =в первом случае или количества импульсоВ образцовой частоты Р с в периоде Т =во втором,Число-импульсный код Х поступая на число"импульсные операционные блоки 2 и 4, преобразуется в. двоичный код У по соотношению кусочно- линейной аппроксимации функции - (Х)з14Я 1 . - приращения между узловымиординатами функции Г (Х)(фиг. 5), которые хранятся во втором блоке 3 памяти,2 - шаг равномерной кусочнолинейной аппроксимациифункции Г(Х ) (фиг. 5).Одновременно с функциональным преобразованием (5) в течение интервала времени Т осуществляется вычисилеийе суммы Я = 8.У с помощьюьблока 5. В результате к моменту окончания периода Т формируются значения У и Я, которые через регистры 7 и .10 подаются соответственно на матричный умножитель 9 и комбинационный сумматор 12, где окончательно вычисляется результат(7)ь 80Таким образом, в предлагаемомконтроллере измерительного преобразователя за счет распараллеливаниявычислений совмещены операции функционального преобразования частотыГв код У = 1 (Х ) и вычисленияМсуммы Х. 8 У, что позволяет, ис 3 ) Эпользуя комбинационные блоки дляреализации (7), получить максимально возможное быстродействие при универсальности используемых вычислительных средств.Контроллер измерительного преобразователя работает следующим образом.В исходном состоянии устройствав первый блок 11 памяти занесены через вход данных по адресам на входеадреса значения коэффициентов В ,К,значения кодОв образр 81 рцового интервала Б С, интервала дискретизации И и программа работы блока 5. Ячейки блока 11 памяти, ыделенные для хранения кодов У в1 1п.кустановлены в О В регистр 10 занесено значение а. Во второй блок 3 памяти по адресам, фиксируемым в счетчике 4,занесены по .входу данных с выхода регистра 6 значения коэффициентов й 7 ю д вфф й к и дц Вц, дци Наличиаличие вух типов коэффициентов ВТ и дц двГ(Х) обусловлено различием кривых при периодной и частотной обработке 62357Г. Поэтому принято в режиме частотной обработки (3) считать 3 У= дУ;, а при периодной обработке (4) Л; = дц,. Адресное поле вьбора Л 1 или дц определяется состоянием старшего разряда счетчика 4 (например 0 - дУ, 1 - д ц) . Регистр 6 служит для развязки входа данных второ 10 го блока памяти 3 с общей шиной данных Р контроллера.Перед началом работы контроллерасчетчик 4, число-импульсный умножитель 2 обнулены, регистр 6 имеет 15 высокоимпедансное состояние, старшийразряд счетчика 4 установлен в соответствии с режимом (3) или (4). Вблоке 1 формирования число-импульсно.го кода установлены в "О" триггеры16 и 20, счетчики 21 и 24 и регистры 23 и 26, Установлен в "О" четвертый регистр 7.По внешнему сигналу К осуществляется запуск блока 5, который управ ляет работой всего устройства и вычисляет значение Б. В соответствиис алгоритмом его работы (фиг. 2) врегистры 23 и 26 заносятся коды Я ,офХ 7 сигналами Я, и Я соответст- ЗО венно, По сигналу Я через элементИЛИ 14 триггер 16 устанавливается в"1", т,е. С, = 1. С этого моментавремени при состоянии разряда А =( ,), счетчика 21, на вход которого поступает опорная частота Г 0 че рез элемент И 18. Потенциалы С, .1, А о = 1 позволяют импульсамвходной частоты Гпроходить черезэлемент 2 И-ИПИ 28 на его выход и да"лее на число-импульсный умножитель 45 2 и счетчик 4. В момент времени,когда код в счетчике 21 достигнетзначения кода в регистре 23, на выходе схемы сравнения формируетсяимпульс Р, (фиг. 4 а), который черезэлемент 29 задержки сбрасывает в"0" счетчик 21 и триггер 16, прекра"щая формирование импульсов на выходе элемента 2 И-ИЛИ 28 и запираявход опорной частоты Г на элементе 55И 18.Аналогично схемой, состоящей изрегистра 26, схемы 25 сравнения,элемент 30 задержки, счетчика 24,лом Вр = 1, формируется интервалСГр . По окончании интервалаимпульс Р (фиг. 3) снова устанавливает триггер 16 в "1" через элемент ИЛИ 14 и определяет начало очередного интервала дискретизации,При периодном измерении частотыв каждом интервале дискретизации(режнм (4) элемент И 18 заперт потенциалом Ар = 1, элемент И 17 отк рывается для сигнала . Р пот е нцнала,ми Си А. Первый же импульс частоты Р проходит на счетный входтриггера 20 и по заднему фронту устанавливает его потенциал С в "1",:который позволяет импульсам опорной.частоты Рр проходить через элемент2 И-ИПИ 28 на ее выход. Следующий импульс.частоты Р проходит через элементы:сигнала Р и по заднему фронту устанавливает в "О" триггер 20 запре,щая прохождение опорной частоты Ррна выход элемента 2 И-ИЛИ 28, Триггер20, в свою очередь, через элементИЛИ. 14 сбрасывает триггер 16. Описанные процессы получения число-имФ.. пульсного кода Хпоясняются временными диаграммами на фиг. 4 а, б.В процессе формирования число-импульсный код Хпоступает с выходаформирователя 1 число-импульсногокода на число-импульсный умножитель; 2 и счетчик 4, где происходят следующие действия,В число-импульсном умножителе 2,построенном на основе накапливающе- .го сумматора (регистр 32 и комбинационный сумматор 33), каждым импульсом кода Х прибавляется к предыдущему значению регистра 32 величинайУ /2 (деление на т осуществлено3путем подачи У на сумматор 33 сосдвигом на ш разрядов вправо),определяющее единичное приращение функции Й (Х) на каждом -м участкеаппроксимацииПереход от участка кучастку и адресация значений Л.;,которые выбираются из второго блока3 памяти, осуществляется с помощьюсчетчика 4. Первые его ш младших разрядов определяют длину участка аппроксимации и используются как делитель частоты на 2 , реализующий соотношение (6), а следующие разрядыявляются адресоми подаются наадресный вход второго блока 3 памяти. Таким образом, при поступлении 5 10 15 20 25 30 35 40 45 50 55 4импульсов Хна блоки 2 и 4 в регистре 31 происходит развертываниефункции Е (Х) от О до Х (фиг. 5)за интервал времени Т., По окончанииТ двоичный код У иэ регистра 32число-импульсного умножителя 2 переписывается в четвертый регистр 7 импульсом РВ том же интервале времени Т после установки регистров 23 и 26 одновременно с преобразованием Р в Ублоком 5 выполняются пересылки кодови арифметические операции, показанные на блок-схеме алгоритма (фиг.2).Сначала осуществляется запись кодаУ , (это результат функционального преобразования Рв У ,дыдущем и - 1-м такте дискретизации) четвертого регистра 7 черезкоммутатор 8 в первый блок 11 памяти в ячейку УО. Затем вычисляетсязначение Б(фиг. 2 а), которое передается импульсом ЧЗ в третий регистр 13, Далее блок 5 осуществляетперемещение в массиве У кодову 11-у ь-н (фиг. 2 б);хранящихся в первом блоке 11 памяти, обеспечивая подготовку к расчету81 в следующем такте и + 1. Послеэтого блок 5 переходит в ожиданиеимпульса дискретизации Р, по которому сбрасывается в "О" регистр 32число-импульсного умножителя 2,счетчик 4, а через второй коммутатор 35(фиг. 7) Формируется вектор прерывания блока 5. Вектор передает управление на повторение алгоритма(фнг. 2)Один из вариантов реализации алгоритма работы блока 5 на языке "ассемблер" приведен на фиг, 8.Матричный умножитель 8, нспользуемый в устройстве, представляетсобой ПЗУ емкостью 2слов, гдеИ 1+ 1 т 2ш 1 - разрядность кода У, ш 2 " разрядность кода я,.На фиг. 7 приведен вариант пост-,роения блока 5 на основе микропроцессора 34 серии 1801, где для разделения общей шины данных 0 и адресной шины А использован вспомогательный регистр 36, в который записьадреса осуществляется по сигналуЯНИС. Управляющие сигналы Я Ц Я зфформируются по состоянию свободныхстарших разрядов регистра 36, стробируемых сигналами ПОЮТ, 01 И черезэлементы И 37-40. Частота синхрони 7 14 зации Рс с генератора 15 формирователя 1 число-импульсного кода по дается в виде сигнала Р на СЕС 3вход. На вход СЬК подается импульс К запуска микропроцессора 34. На вход прерывакия 1 КЯО подается сигнал Р. Адрес вектора для коммутатора 35 задается путем заземления соответствующих входов. При отсутствии сигнала Р коммутатор 35 находится в высокоимпедансном состоянии. Формула изобретенияКонтроллер измерительного преобразователя, содержа:дй число-импульсный умножитель, первый блок памяти, счетчик, три регистра, вычислительный блок управления и фильтрации, установочный вход которого соединен с установочным входом контроллера, информационный вход и выход блока управления и фильтрации соединены с информациокными входами и выходами контроллера и первого блока памяти соответственно, адресный вход которого соединен с адресными входами контроллера и блока управления и фильтрации, первый управляющий выход которого соединен с входом записи третьего регистра, информационный вход которого соединен с информационными входами первого и второго регистров и информационным входом контроллера, информационный выход первого регистра соединен с входом первого множимого число-импульсного умножителя, второй управляющий выход блока управления и фильтрации соединен с входом записи-считывания первого блока памяти, вход начальной загрузки которого соединен с одноименным входом контроллера, о т - л и ч а ю щ и й с я тем, что, с целью повышения точности восстановления сигналов с измерительного преобразователя за счет компенсации его статических и динамических погрешностей, в него введены комбинационный сумматор, второй блок памяти, коммутатор, четвертый регистр, матричный умкожитель и формирователь число-импульсного кода, информационный выход которого соединен с входом62357 5 10 35 20 25 30 35 40 45 50 второго множимого число-импульсногоумножителя и счетным входом счетчика, информационный выход которогосоединен с адресным входом второгоблока памяти, информационный выходкоторого соединен с входом первогомножимого число-импульсного умножителя, информационный выход которогосоединен с информационным входомчетвертого регистра, выход которогосоединен с входом первого множимогоматричного умножителя и информационным входом коммутатора, выход которого соединен с информационным выходом устройства, информационныйвход которого соединен с входом начальной установки формирователя число-импульсного кода, первый управляющий выход которого соединен свходом записи четвертого регистра,второй управляющий выход формирователя число-импульсного кода соединен с входом сброса счетчика, числоимпульсного умножителя и входом останова блока управления и фильтрации, третий управляющий выход кото,рого соединен с первым управляющимвходом формирователя число-импульсного кода, третий управляющий выходкоторого соединен с тактовым входомблока управления и фильтрации, четвертый управляющий выход которогосоединен с вторым управляющим входом формирователя число-импульсногокода, информационный вход которогосоединен с измерительным входомконтроллера, информационный входсчетчика соединен с адресным входомкоктроллера, выход первого регистрасоединен с информационным входомвторого блока памяти, выход второгорегистра соединен с входом второгомножимого матричного умножителя,выход которого соединен с входомпервого слагаемого комбинационногосумматора, выход которого соединенс выходом результата контроллера,пятый управляющий выход вычислительного блока соединен с управляющимвходом коммутатора, выход третьегорегистра соединен с входом второгослагаемого комбинационного сумматора.1462357 ТааССЕЯ МЛСЯО 205.00 аЛР1 000000 тгтсе соятроЛ 5 ЛСТ 21 52 513 ЭеороаяскИГЮЯ Я 623 з Н 777 ябгб 1 г 777 Яб 3:4777 Ябабф 0777 ТО:000 ТЯ 002 УО: 1004 У 4:Он Уб 10 б би:030 000774 ОН 771 5 ТЛ000770 О 176301075 7 000762 СОО НОУ ТОЯОЕЭнОу 14;лбгбНОУ ЯООЛ,УОЕи ягИОУ УО,ЯОНОЧ ВОЯ,ЯНОУ (ЯО)ф,я 3нас 1 У,ЯЭЛЭО ЯЛ,Я 2СНЛ ИУЭ,ЯОЭН 25 50 ННОЧ 1221,яб 3МОУ ИУЭ,ЯОИОЧ ИУ 4,93ИОУ -ЯЦ (Ясяя у 0 93ьнгб 221 рес 001004 001010 1016 004 1006 014725 001016 онаа ЯЕН: О 004 ОерЬы 2 аяоиНОИЯН и са99: ЯПСф Роо 0000 г ЯЭ б,а,гаф500 67 Л кихКорректор Э.Лончаков ель А.БогослЛ. Олийнык Состав Техред ктор А.Огар Закаэ 715/49ВНИИПИ Государс Тираж 667 Подписноеенного комитета по иэобретениям и открытиям13035, Москва, Ж-Э 5, Раушская наб., д. 4/5 ГКНТ СССР 4 0117775 0227776 Р 47777 010777а 0010009 ОО 1001Эо . 091 оон2 ООО 411 ОО 0163 00103045 оооаоа а 6767Тб 000006 О 676717 000014 О 676739 00002119 оооогф 01270010000030 01170121 000034 01200511 000036 07032123 000040 06030214 099041 02270015 Оооонб 10337216 000930 01126717 Р 0003+ О 270029 000060 О 270515 ООО 064 01434030 000066 022703 031 900071 10337431 900074 000001ЭЭ 000076 00074634 аооОо ааооог3536 00010237 ооогоб39 00006. 000006 0РООН 4 ОООООО59 ООР 22269090111 000100 9061" 00060261ФЭ 000000ОЯЭ ЕТЕСТЕ 31: 0 11Проиэводственно-издательский комбинат Патен г, Ужгород, ул. Гагарина,1