Устройство для классификации нестационарных случайных процессов

(54) УСТРОЙСТВО ДЛЯНЕСТАЛИОНАРННХ СЛУЧАЙ л, У иаосится к женерно зичес ванофикац двухальтер ных пр х слу естационар ель изобре виде тель с тв 06 Р 15/36, детельство 06 Г 15/36, детельство06 Р 15/36 ьпп ение стройтения -ификациичислениснованииьных ф цессов.достоверство о счцлянпцей Фмно гомер 1979.СССР1980..ССР1985. ти кл здеествляет вь ункции на оних маргинал союз совктснихСОЦИАЛИСтИЧ УСНИРЕСПУБЛИН госуддестненнцй номитетпо изоБРетениям и отнРцтиямпРи гкнт сссг ИСАНИЕ ИЗОБ(57) Изобретение от лизированным устрой ной техники и может твам вычислитель- быть использоативной класси(1)30 плотности вероятности случайных процессов первого и второго классов,прошедших предварительное преобразование. Устройство содержит генератор 1 тактовых импульсов, два триггера 2 и 3, шесть элементов задержки 4, 5, 6, 44, 45, 46, четыре регистра, Два элемента ИЛИ 10, 11, накапливаю 1Изобретение относится к специалиэированным устройствам вычислительнойтехники и может быть использованодея реализации процедуры двухальтерйативной классификации нестационарных 5Случайных процессов.Цель изобретения - повышение доСтоверности классификации.Принцип функционирования усуройСтва основан на процедуре вычисленияразделяющей функции 1, котораяСтроится на :основании оценок многомерных маргинальных функций плотности вероятности случайных процессов,первого и второго классов9(УЬв )ЕЫ в ю ) ЙИ )вейрошедших предварительно преобразование следующего вида: каждая точкапроцесса, очищенного с помощью вы 20Сокочастотного фильтра от нестационарной,составляющей:Х, = Х(Д 1 п), и = 1, Я,преобразуется в последовательностьиз .Й чисел У , 1 = (п)Й, ий,Следующим образом: У = 1 при 1-(и)Й Хп;при 1-(и)1-1 ) Хп,при этом предполагается, что значения Х лежат в диапазоне 0(Х),(й для всех и = 1,Н (величина Й равна максимальной кодовой комбинации аналого-цифрового преобразователя).Разделяющая Функция строится слеДующим образом; с (м-,1-1лР ) У.)7. .)У)ц ) =Л 1 оярО(г) 40Решение о принадлежности наблюдаемой реализации Х, п = 1, Б,щий сумматор, шесть элементов И 1318, фильтр высокой частоты,- два коммутатора, два блока памяти, четыреэлемента сравнения, элемент НЕ 24,пять счетчиков, аналого-цифровойпреобразователь,.группу регистров,группу счетчиков,. группу триггеров,группу 43 элементов И. 4 ил. 2к первому классу принимается при 31 , решение о принадлежности к второму классу - в случае 3(1. где 1. - фиксированный порог.Для квазипериодических процессов первого и второго классов 1.1,2, величины Р 1(У , 1+р,у э)э 1 ЙИ )3в общем случае различны, что является условием, обеспечивающим возможность построения разделяющей функ" ции в виде (2).На фиг.1 и 2 изображена структурная схема устройства; на фиг.З - структурная схема первого коммута" тора; на фиг.4 - структурная схема второго коммутатора.Устройство (фиг.1 и 2) содержит генератор 1 тактовых импульсов, первый 2 и второй 3 триггеры, первый 4, второй 5 и пятый 6 элементы задержки, первый 7, второй 8 и третий9 регистры, первый 10 и второй 11элементы ИЛИ,.накапливающий сумматор12, первый 13, шестой 14, третий15, четвертый.16, пятый 17 и второй18 элементы И, фильтр 19 высокойчастоты, первый коммутатор 20, пер"вый блок 21 памяти, первый 22 ивторой 23 элементы сравнения, эле"мент НЕ 24, первый 25 счетчик, инфор мационный вход 26 устройства, вход27 задания порога устройства, вход .28 разрешения записи порога устройства, вход 29 разрешения записи первого регистра, аналого-цифровой преобразователь (АЦП) 30, четвертый 31 регистр, группа 32 регистров, четверый 33 и третий 34 элементы сравнения, второй блок 35 памяти, второй 36, третий 37, пятый 38 и четвертый 39 счетчики, группа 40счетчиков, второй коммутатор и груп5 10 15 20 25 30 40 45 50 55 3 146па 42 триггеров, группа 43 элементовИ шестой 44, третий 45 и четвертый46 элементы задержки, вход 47 разрешения записи параметров разделяющейфункции, вход 48 разрешения записиграницы цикла обработки, вход 49разрешения записи границы цикла записи, вход 50 задания границы циклазаписи, вход 51. задания границы цикла обработки, вход 52 запуска устройства, вход 53 инициализации записипараметров, вход 54 задания параметров разделяющей функции, позициями55-64 обозначены связи между блокамиустройства,Первый коммутатор (Фиг.3) включает дешифратор 65, группу 66 элементов И и элемент ИЛИ 67,Второй коммутатор (фиг.4) выполнен в виде дешифратора 68 и группы69 элементов И.Устройство работает следующим образом.Перед началом работы триггер 2устанавливается в О" по отрицательному, фронту импульса, поступающегона вход 53 инициализации записи параметров устройства, элемент И 13закрывает выход тактового генератрра1, на тактовый вход АЦП 30 не по-, -ступают управляющие импульсы, входызаписи параллельного кода регистров7-9, и группы регистров 32 открыты,на вход 27 задания порога устройстваподается код числа 1 на входы 54 за"дания параметров разделяющей Фунхцииустройства подаются коды чисел д 1 Й,1, г, на вход 50 задания границыцикла записи устройства нодается кодчисла И, на вход 51 задания границыцикла обработки устройства код числа(Б-г 1)с 1 соответственно на входы28, 47;, х=.1,г, 49 и 48 разрешениязаписи устройства подаются управляющие импульсы и производится запись.кодов в регистры (входы 28, 471,г, 49 и 48 разрешения записиразделены для того, чтобы обеспечитьвоэможность записи кодов в регистрычерез общую информационную шину).Полный цикл работы устройства состоитиз цикла записи и цикла обработки.Полный:.цикл работы устройства начинается с приходом управляющего импульса на вход 52 запуска устройства.Этот импульс отрицательным фронтомустанавливает триггер 2 в "1", управляющие входы записи параллельного 2358 а кода регистров 7-9 и группы 32 регистров закрыты, счетчик 25 устанавливается в "1" (т,е. на его выходе параллельного кода устанавливается максимальная кодовая комбинация, равная Й), на выходе переполнениясчетчика 2 5 устанавливается 1 счетчик 3 7 сбрасывается в " 0 " , н а выходе элемента 3 3 сравнения устанавлив ае тс я " 1 " , триггер 3 ус т анавлив ае тся в 1 , 1 , устанавливается н а входе записи- считывания второго блока 35 памяти , Устройство записыв ает информацию , поступающую на информационный вход 26 устройства , счетчик 38 сбрасывается . в " 0 " , н а выходе элемента 2 3 сравнения ус т ан авлив ает ся " 1 " , . счетчик 39 ус т анавдивается в "0 " , кодовая комбинация , соответствующая числу ноль , с е го разрядного выхода поступает на управлякщий вход первого коммутатора 20 , при этом разрядный выход счетчика 36 коммутируе т ся с адресным входом в торо го блока 3 5 памяти до конца цикла записи , так к ак на протяжении всего этого цикла триггер 3 инверсным выходом . з акрыв аь г счетный вход счетчика 3 9 , счетчик 36 устанавливается в "1", накапливающий сумматор сбрасывается в "0", на его тактовом входеустанавливается "1" до конца циклазаписи, до конца цикла записи сумЗ 5 матор не воспринимает поступающую на его вход информацию и остаетсяв "0", выход генератора 1 тактовыхимпульсов открывается прямым выходомтриггера 2. Тактовые импульсы начинают поступать на счетный вход счетчика 25 через элемент 4 задержки,который- служит для того, чтобы тактовый импульс не успел поступить насчетный вход счетчика 25 раньше,ч ем последний установится в 1 в момент запуска устройства. По отрицательному фронту первого тактовогоимпульса счетчики 25 и 36 сбрасываются в "0", по отрицательному фронту сигнала с выхода переполнения счетчика 25 счетчик 37 прибавляют единицу,тактируется АЦП 30, через время запаздывания, необходимое для срабатывания АЦП, определяемое элементом 45 задержки, происходит запись парал,лельного кода числа Х в регистр 31, ход числа Х подается.на первый вход элемента 34 сравнения, код числа= О подается на второй вход элемен5 10 15 20 25 ЭО 35 40 5 14 та 34 на выходе элемента 34 сравнения через время, необходимое для его срабатывания, появляется.1 атенциал, соответствующий числу У, пасде этого тактовый импульс, прошедшийэлементы 5 и б задержки, поступает на вход выборки второго блока 35 па-мяти, происходит запись числа У по , нулевому адресу блока 35 памяти. Аналогично происходит запись всегомассива У , 1 = О, Ис 1 - 1 в блок 35 ; памяти по адресам, равным значению : ;величины 1. При этом каждый .пойный , цикл работы счетчика 25 (ат 0 до , Й - 1) соответствует записи в блок35 памяти массива У , 1 й(и)-1,ий, где и соответствует номеру отсчета случайного процесса Х, полученного на выходе АЦП 30, кад, соответствующийчислу п, находится.на , счетчике 37, Таким образом, циклзапись заканчивается после прихода : 1 И-го тактового импульса генератора(Ы+1)-й импульс генератора 1 является первым импульсом цикла обработки,. Па отрицательному фронту первого тактового импульса цикла обработки счетчик 25 сбрасывается в О, па отрицательному Фронту сигнала переполнения счетчика 25, поступающего на счетный вход счетчика 37, счетчик 37 устанавливает код числа М + 1 на втором. входе элемента 33 сравнения, при этом потенциал на выходе элемента 33 сравнения сбрасывается в "0, устанавливая отрицательным фронтам триггер 3 в 0", Устройство не воспринимает поступающую на его вход 26 информацию. На входе записи-считывания блока 35 памяти устанавливается нулевой по тенциал по отрицательному фронту сигнала 56счетчик 36 устанавливается в "0", в счетчики 40 происходит запись кодов чисел 16 из регистров 32,"О", так как элемент И 14 открывает-ся триггером 3 позже прихода отрицательного франта (Бй+1)-го тактового импульса на второй вход элемента И14, на выход 64 тактовыйимпульс также не успевает поступить, проходячерез элемент 5 задержки,.до лереключейия в "0" триггера 3, таким образом, кодовые комбинации, установленные отрицательным Франтом сигналас выхода 56 на счетчиках Зб и 40, сохраняются, На управляющие входы б 2358 6 коммутаторов 20 и 41 с выхода параллельного кода счетчика 39 поступаеткодовая комбинация, соответствующаячислу ноль, выход параллельного кодасчетчика Зб остается закоммутированным с адресным входом блока 35 памяти, с приходом тактового импульсана вход 58 на информационном выходеблока 35 памяти через время выборкипоявляется код числа. У, через время задержки элемента 44, большее времени выборки блока 35 памяти, тактовый импульс поступает на информационный вход коммутатора 41 и через коммутатор передается на тактовый вход триггера 42, после чего в триггер 42, записывается код числа У, После прихода 1-го тактового импульса цикла обработка, 1 -" 1 г+1, на счетчике 39 устанавливается кодовая комбинация 1-1, при этом ацресный вход блока 35. памяти коммутируется со счетчиком 40; а информация из блока 35 памяти - код числа У .- передается в триггер 421, Таким образом, после прихода (г+1)-го тактового импульса цикла обработки в триггерах 42;, 1 .1, г, будут записаны коды чисел У, У 1 У кодовая комбинация У , У, Ууа с выхода группы 42 триггеров .поступает на адресный вход блока 21 памяти в котором хранятся коды оценоклР(У 1 У 1.ЕгУ"Е).10 з-- - - -д- -1(Уу У 1+а еееееуу 11 Ы ) после чего код соответствующей оценки с выхода блока 21 памяти поступает на информационный вход накапливающего сумматора 12, после установки счетчика 39 в максимальную кодовую комбинацию (г) сигнал на его выходе переполнения устанавливается в1 его положительный фронт после кодовой комбинации сценки на выходе блока 21 памяти через элемент 46 задержки и элемент НЕ 24 тактируетнакапливающий сумматор, а также поступает на счетный вход счетчика 39.После прихода (1(г+1)+1)-го тактового импульса цикла обработки по отрицательному фронту. сигнала переполнения счетчика.39, прошедшего черезэлемент ИЛИ 11, к содержимому счетчика 36 и 40 прибавлена единица,После прихода с (1(г+1 +1)-го паг+1) Ц+1-й импульс цикла. обработки на вход накапливающего сумматора поступаеткод оценки7 14623лР У У+иУ 1. 2 е е 1 оя де . (У 1, У 1. ед У 1+ Р,е )3 10 15 20 Формула изобретения 25 неов, мпульза- З 0 нта сть тоти, памя- мент Устройство для классификации стационарных случайных процесс содержащее генератор тактовых и сов, два триггера, три элемента держки, три регистра, два элеме ИЛИ, накапливакеций сумматор, ше элементов И, фильтр высокой час первый коммутатор, первый блок ти, два элемента сравнения, эле НЕ и первый счетчик, причем вход фильтра высокой частоты является ин" формационным входом устройства, выход генератора тактовых импульсов соединен с первым входом первого эле мента И, второй вход которого подключен к прямому выходу первого триггера, выход первого элемента И через первый элемент задержки соединен с Входом Второго элемента задержки и - 45 со счетным входом первого счетчика выход второго элемента задержки подключен к первому входу второго элемента И, инверсный выход первого триггера соединен с первыми входами тре тьего, четвертого и пятого элементов И, второй вход третьего элемента И является входом разрешения записи порога устройства, выход третьего элемента И соединен с входом разрешения записи первого регистра, информационный вход которого является. входом задания порога устройства, авыход подключен к первому информаци.1 = О,(11 - Г 1)е 1- Увеличение содержимого счетчика 38 на единицу соответствует очередной операции сложения на сумматоре 12, таким образом, отрицательный фронт сигнала, устанавливающий на счетчике 38 комбинацию е 1(Ж - й 1), соответствует последней операции сложения в сумме (2). После установки счетчика 38 в кодовую комбинацию, соответствукецую 6 (И-Г 1), потенциал нр выходе схемы 23 сравнения становится равным 0, его отрицательным фронтом триггер 2 устанавливается в "О" и через время, достаточное для срабатывания сумматора и схемы 22 сравнения, на выходе 59 устройства будет находиться код класса процесса (О - первый класс; 1 - второй класс). онному входу первого элемента сравнения, выход четвертого элемента И соединен с входом разрешения записи второго регистра, выход которого подключен х первому информационному входу второго элемента сравнения, выход которого соединен с первым входом первого элемента ИЛИ, выход пятого элемента И соединен с входом разрешения записи третьего регистра, выход первого блока памяти соединен с информационным входом накапливаницего сумматора, выход которого подключен к второму информационному входу первого элемента сравнения, о т л и - ч а ю щ е е с я тем, что, с целью ,повышения достоверности классификации, в него введены аналого-цифровой преобразователь, четвертый регистр, группа из Г регистров (г - количество параметров разделяющей функции), третий и четверд.ый элементы сравне- . ния, второй блок памяти, четыре ,счетчика, группа из т счетчиков, второй коммутатор, группа из Г+1 триггеров, группа из Г элементов И и три элемента задержки, причем входы элементов И группы являются входами разрешения записи параметров разделяющей функции устройства, второй вход четвертого элемента И является входом разрешения записи границы цикла отработки устройства, вторбй вход пятого элемента И является вхо" дом разрешения записи границы цикла записи устройства, информационный вход второго регистра является входом задания границы цикла обработки устройства, информационный вход третьего регистра является входом задания границы цикла записи устрой-; ства, установочные входы первого триггера, первого и второго счетчиков, входы сброса третьего, четвертого и пятого счетчиков и накапливающего сумматора являются входом запуска устройства, второй вход первого элемента ИЛИ является входом ини.", циализации записи параметров устройства, прямой выход второго триггера подключен к второму входу второго элемента И, инверсный выход второго триггера подключен к входу сброса второго счетчика, к входам записи счетчиков группы, к входу записи- считывания второго блока памяти, информационные входы регистров группы являются входами задания парамет 14 б 2358ров разделяющей функции устройства,выход первого элемента сравненияявляется выходом устройства, выходыэлементов И группы соединены соответственно с входами разрешения записирегистров группы, выход переполненияпервого счетчика подключен к тактовому входу. аналого-циФрового преобразователя, к счетному входу третьего счетчика и к входу третьего элемента задержки, выход которого соединен с входом разрешения записи,четвертого регистра,. разрядный выходпервого счетчика соединен спервым информационным входом третье,го элемента сравнения, выход фильтра высокой частоты соединен с информационным входом аналого-цифрового:преобразователя, выход которого подключен к информационному входу четвертого регистра, выход которого.соединен с вторым информационнымВходом третьего элемента сравнения,выход которого соединен с информационным входом второго блока памяти,адресный вход которого подключен квыходу первого коммутатора, выходпервого элемента ИЛИ соединен с входом сброса первого триггера, инверсный выход которого соединен с вторыми входами элементов И группы, выходтретьего регистра подключен к первому информационному входу четвертогоэлемента сравнения, второй информационный вход которого соединен сразрядным выходом третьего счетчика,выход четвертого элемента сравнениясоединен с входом сброса второготриггера, инверсный выход которогосоединен с первым входом шестого элемента И, второй вход которого соединенс выходом первого элемента задержки,а выход - со счепп,и входом четвертого счетчика, выход переполнениякоторого подключен к первому входу 5второго элемента ИЛИ и через последовательно соединенные четвертый элемент задержки и элемент НЕ к тактовому входу накапливающего сумматораи к счетному входу пятого счетчика, 10 разрядный выход которого соединенс вторым информационным входом второго элемента сравнения, выход второго элемента И соединен с вторымвходом второго элемента ИЛИ, выход 15 которого соединен со счетным входомвторого счетчика. и со счетными.входами счетчиков группы счетчиков,разрядные входы которых соединенысоответственно с выходамй регистров 20 группы, первый инФормационный входпервого коммутатора соединен сразрядным выходом второго счетчика,(1+1)-й информационный вход первогокоммутатора соединен с разрядным 25 выходом 1-го счетчика группы, управляющие входы первого и второго коммутаторов соединены с разрядным вы-.ходом четвертого счетчика, выходвторого элемента задержки подключен 30 к входу пятого элемента задержки,выход. которого соединен с входом выборки второго блока памяти и с входом шестого элемента задержки, выходкоторого соединен с информационным 35 входом второ го коммутатора, 1.-й выход второго коммутатора соединен стактовым входом 1"го триггера группы,прямой выход 1-го триггера группысоединен с -м разрядным адресным 40 входом первого блока памяти, выходвторого блока памяти соецинен с информационными входами триггеров груп"пы ь