Устройство системного контроля для мультипроцессорной системы
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 2342 А 1 ПИ ЗОБРЕТЕНИЯ ИДЕТ ЕЛ ВТОРСН 4173566/24-2404,01.8728.02.89. Бюл. У 8Рязанское специальное конструкторское бюро Научно-производственного объединения "Нефтехимавтоматика"(56) Патент США У 4418385,6 06 Г 13/00, опублик, 1981.Модуль системного контроляСМ 18002002Техническое описаниеи инструкция по эксплуатации,3.035.047.ТО.(21) (22) (46) (71) кл ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГКНТ СССР(54) УСТРОЙСТВО СИСТЕМНОГО КОНТРОЛЯДЛЯ МУЛЬТИПРОЦЕССОРНОЙ СИСТЕМЫ(57) Изобретение относится к вычислительной технике и может быть использовано при построении мультипроцессорных систем, Цель изобретения - повышение надежности системыза счет введения контроля временизахвата шины каждым процессором.Устройство содержит дешифратор 16адреса, счетчик 17 допустимого времени захвата шины, регистр 26 маски,генератор 21 тактовых импульсов,блок 22 установки начального состояния, регистр 20 запросов и др, блоки, На счетчике 17 контролируетсядопустимое время захвата шины однимэадатчиком. Устройство позволяетподключать к одной системной шине довосьми задатчиков. В регистр 20заносятся требования задатчикон назахват системной шины. На блоке 35 1462342формирования сигнала подтверждения запроса, шифраторе 36, счетчике 37 и дешифраторе 38 реализовано предоставление системной шины задатчикам в зависимости от их приоритетов.6 ил.Изобретение относится к вычислительной технике и может быть использовано при построении мультипроцессорчых систем.Целью изобретения является повышение надежности системы за счет введения контроля времени захвата шины каждым процессором,На Фиг, 1 представлена структурная схема. мультипроцессорной системы;на Фиг. 2 - структурная .схема устройства; на фиг. 3 - структурная схема блока связи модулей задатчиков системным интерфейсом; на фиг. 4 -циклограмма переключения задатчика; на фиг, 5 - циклограмма выхода насистемный интерфейс; на фиг. 6 -блок формирования сигнала подтверждения запроса.Мультипроцессорная система (Фиг1) , содержит процессоры 1-ъ 8 (МП 1-МПЯ), в каждом из которых имеется блоксвязи с шиной, устройство 9 систем- .ного контроля (УСК), блрки 10 оперативной памяти, блоки 11 связи собъектом, блоки 12 ввода-вывода,объединенные через системный интерфейс (шину) 13.Устройство системного контроля(фиг, 2) содержит элемент ИЛИ 14, регистр 15 номера процессора, длительно захватившего шину 13, дешифратор 16 адреса, счетчик 17 допустимоговремени захвата шины, блок 18 формирования сигнала прерывания, таймер 19, регистр 20 запросов на захват шины, генератор 21 тактовых импульсов, блок 22установки начального состояния, блок23 управления переключением задатчика, блок 24 формирования импульса записи, блок 25 задержки, регистр 26 маски, элементы И 27-34, блок 35 формирования сигнала подтверждения запроса, шиФратор 36 подтверждения запросов, счетчик 37, дешифратор 38приоритета.Блок связи с шиной каждого задатчика (фиг. 3) содержит шинные 5 формирователи 39 адреса, шинные фор- .мирователи 40 данных, шинные Формирователи 41 сигналов управления,первую коммутационную панель 42,вторую коммутационную панель 43, 10 элемент ИЛИ 44, первый элемент И 45,схему 46 сравнения, второй элементИ 57, дешифратор 48 адреса, регистр49 запроса монопольного захвата шины,Система работает следующим 15 образом.Всем используемым в системе процессорам присваиваются номера от 0до 7. К каждом процессоре перемычками на коммутационной панели 42устанавливают код, соответствующийприсвоенному номеру, на коммутационной панели 43 перемычку устанавливают таким образом, чтобы обеспечитьсоединение выхода элемента ИЛИ 44 ссоответствующей линией запроса шины, Сигнал "Сброс", формируемый всистеме при включении питания, устанавливает в ноль все разряды регистра26 маски, снимая тем самым маскирование со всех запросов на захватшины, воздействуя на блок 22 начальной установки, записывает в счетчик17 допустимого времени захвата шины 35 число, соответствующее времени выполнения одного цикла команды при установленной в системе частоте следования тактовых импульсов, обнуляетсчетчик 37, устанавливая таким обра зом высший приоритет для нулевогозапроса на захват шины и выдавая всистему подтверждение запроса назахват шины для процессора с номеромО, т.е, он становится активным,1462342 30 На выходе схемы 46 сравнения процессора с номером О устанавливаетсясигнал подтверждения, разрешающийпрохождение сигналов адреса, данныхи управления на шину 13 через фор 5мирователи 39 - 41 и запрещающийвыдачу запроса на захват шины (3 ИШО) .Во всех остальных процессорах1схемы 46 сравнения не зафиксированы.совпадения кодов подтверждения запросовна захват шины с кодами, установленными, на коммутационных панелях 42, формирователи адреса, данных и управления 39-41закрыты, а элемент И 47 открыт, что 1 бзапрещает выдачу на шину сигналовадреса, данных и управления и разрешает выдачу на шину запросовЗИШ 1-3 ИШ 7.Операция смены задатчика на шиненачинается с момента, когда один илинесколько сразу процессоров с номерами 1-7 обращаются к устройствам,размещенным на шине. На выходах 1дешифраторов 48 адреса появляютсясигналы запроса,которые, пройдячерез открытые элементы И 47 и коммутационные панели 43, поступают навходы регистра 20 запросов модуляИСК. Запись в регистр 20 запросовосуществляется по сигналу тактовогогенератора. С выхода регистра 20запросов сигналы запросов на захватшины через открытые элементы И 27-34.поступают на входы блока 35. Навыходе блока 35 появляется сигналподтверждения запроса на захватшины для процессора с наименьшимномером, т.е. обладающим на настоящий момент времени наивысшим приоритетом. Сигналы подтверждения запросас выхода блока 35 поступают на входыблока 23 управления переключениемзадатчика и входы шифратора 36,с выхода которого в виде двоичного 45кода, соответствующего номеру процессора с наивысшим приоритетом,запрашивающим захват шины, поступаютна информационные входы счетчика 37.Сигналы управления (чтение, запись, ввод, вывод) с шины поступаютна входы элемента ИЛИ 14,выход которой соединен с первым входом блока23 управления переключением задатчика. По заднему фронту любогосигнала управления, т.е. в конце,каждого цикла выполнения команды,блок 23 управления переключением задатчика анализирует состояние выходов блока 3. Если хотя бы на одномиз выходов блока 35 присутствуетсигнал подтверждения запроса, тоэто означает, что еше хотя бы одинпроцессор, кроме активного, требуетзахвата шины для выполнения обмена,и начинается циклпереключения задатчика (фиг. 4),Со второговыхода блока 23 управления переключением задатчика выдается сигнал "Запрет СУ, запрещающийвыдачу сигналов управления из процессоров и запись запросов на захватшины в регистр 20 запросов. Сигналзапрета, воздействуя через первыйИ 45, закрывает формирователь 41сигналов управления активного процессора. Состояние формирователей 41сигналов управления других процессоров не изменяется, так как они закрыты отсутствием сигнала подтвержденияс выходов схем 46 сравненияС задержкой на один период частотыгенератора 21 из блока 23 управленияпереключением задатчика выдаетсясигнал "Запрет ПЗИШ", который запрещает срабатывание схем 46 сравненияв процессорах, в результате чегов активном процессоре на выходесхемы 46 сравнения снимается сигнал"Подтверждение"О и формирователи39 и 40 адреса и данных закрываются,отключая тем самым шины адреса иданных активного процессора от шины.Второй элемент И 47 активного процессора открывается, пропуская тем самымна шину сигнал запроса на захватмультишины с выхода дешифратора 48адреса (если сигнал имеется) . Однакоизменения состояния выходов блока35 не произойдет, так как запись врегистр 20 запроса запрещена сигналом "Запрет СУ".Одновременно с сигналом "ЗапретПЗИШ" из блока 23 управления переключением задатчика выдается сигналзаписи кода подтверждения запроса назахват шины, который, проходя черезблок 24 Формирования импульса записи,поступает на вход записи счетчика37, и код подтверждения запроса назахват шины записывается в счетчик 37. Сигналы с выхода счетчика 37поступают на дешифратор 38, на выходе которого появляется сигнал приоритета, устанавливая высший приоритет обслуживаемому в данный моментпроцессору.146235Код подтверждения захвата шины по линиям ПЗИШО-ПЗИШ 2 поступает на входы схем 46 сравнения. По окончании сигнала "Запрет ПЗИШ" схема 46 сравнения в процессоре, номер которого соответствует коду на линиях ПЗИШОПЗИШ 2, формирует на своем выходе сигнал "Подтверждение",и формирователи.39 и 40 адреса и данных этого процессора открываются, пропуская сигналы адреса и даннйх на шину. Сигнал "Подтверждение", воздействуя на второй элемент И 47, запрещает выдачу на шину запроса на захват шины от этого процессора.Формирователи 41 сигналов управления остаются закрытыми из-за при-, сут.твия на входах элементов И 45 сигнала "Запрет СУ". С задержкой на один период частоты генератора 21 снимается сигнал "Запрет СУ", и формирователь 41 в процессоре, номер которого соответствует коду подтверждения на линиях ПЗИШО-ПЗИН 1 открыва ется, пропуская на шину сигналы управления, и цикл переключения задатчика завершается.По окончании импульса "Запрет СУ" запись в регистр 20 запросов возоб- З 0 новляется, новое состояние линий запроса ЗИШО-ЗИШ 7 записывается в регистр 20 запросов, что приводит к изменению состояния выходов блока 35, Если на выходах блока 35 имеется сигнал подтверждения запроса на захват шины, то по окончании цикла обмена процесс переключения задатчика повторяется.40Защита от несанкционированно долгого захвата мультишины осуществляется следующим образом. По окончании сигнала "Запрет СУ" возобновляется запись запросов в регистр 20 запро" 4 б сов. Если переключение задатчика произошло, то активный модуль к . этому моменту времени уже снял свой запрос на захват шины. Состояние регистра 20 запросов изменяется, что 60 приводит к-изменению состояния выходов блока 35 (фиг. 6). Совпадение изменения состояния выходов блока 35 сигналом "Сброс" длительностью в один периодчастоты генератора 21, формируемого блоком 23 управления переключением эадатчика непосредст-: венно за импульсом "Запрет СУ", приводит к срабатыванию блока 22, и в 42 6счетчик 17 записывается число, соответствующее времени, достаточному длявыполнения одного цикла команды сучетом допустимого времени ожиданияответа от внешнего устройства. Насчетный вход счетчика 17 поступаютимпульсы с выхода генератора 21. Сприходом каждого импульса тактовогогенератора число, записанное в счетчике, уменьшается на единицу. Еслиимпульс с блока 22 начальной установки не поступил до того момента,когда счетчик установится в ноль, ине записал в него новое значениекода начальной установки, то принимается решение о несанкционированнодолгом захвате шины, и на выходесчетчика 17 формируется импульс,который через блок 25 задержки поступает на вход записи регистра 15 изаписывает в него код подтверждениязапроса, соответствующий номеру ак- .,тивного в этот момент процессора,длительно захватившего шину. С за"держкой, достаточной для записи кодаподтверждения запроса в регистр 15,с первого выхода блока 25 задержкина счетный вход счетчика 37 поступает импульс, вызывающий изменениесостояния счетчика 37 на единицу,т,е, происходит принудительноеизменение приоритетов запросов процессоров. Импульс с первого выходаблока 25 задержки поступает так жена четвертый вход блока 23 управленияпереключением задатчика, что инициирует цикл переключения задатчикана.шине уже с новыми приоритетами длякаждого из процессоров, Сигнал с выхода счетчика 17 поступает также навторой вход блока 18 формированиясигнала прерывания. С выхода блока18 формирования сигнала прерыванияимпульс выдается по шине на соответствующие входы прерывания процессоров, которые в соответствии с принятым с системе протоколом, считываяномер процессора из регистра 15, принимают решение о причине длительногозахвата шины, Если принято решениео неисправности одного из процессоров, то он может быть исключен издальнейшей работы в системе путемналожения на его запрос маски. Нало"жение маски осуществляется записьюсоответствующего кода в регистр 26маски. Сигнал с выхода регистра 26маски, воздействуя на элементы И1462342 . 8 формула изобретения 27-34, запрещает прохождение соответствующего запроса в блок 35,В случае, если на момент прихода заднего фронта импульса управления на выходе блока 35 нет подтверждений запросов, то управление переключением задатчика не инициирует переключение задатчика и формирует импульс, за" пускающий блок 22 начальной установ" ки. Переключения задатчика не производится, прерывание, сигнализирующее о длительном захвате шины, не вы" дается.Работа системы в режиме монополь-. ного захвата шины одним иэ процессоров аналогична описанной, за исключением того, что запрос на монополь" ный захват шины формируется путем записи процессором соответствующего кода в регистр 49 запроса монопольного захвата шины, Запрос на монопольный захват шины подтверждением запроса не снимается и через элемент ИЛИ 44 и коммутационную панель 43 26 выдается на шину. Своей командой процессор должен записать в счетчик времени число, соответствующее планируемому времени захвата шины.Так как сигнал запроса монополь ного захвата шины подтверждением захвата не снимается, то состояние выходов блока 35 по окончании импульса "Запрет СУ" не изменяется, и на них постоянно присутствует сигнал подтверждения захвата. В этом случае блок 23 управления переключением задатчика в конце каждого цикла работы активного процессора инициирует цикл переключения эадатчика, 40 но переключения не происходит, так как запрос от активного процессора имеет наивысший приоритет. Импульс запуска блока 22 не формируетсяи счетчик 17 непрерывно считает от за б писанного в него процессором числа. Если по какой-либо причине планируемое время монопольного захвата шины превышено, то формируется сигнал прерывания и дальнейшая работа ана логична описанной. Снятие запроса монопольного захвата шины осуществляется записью процессором соответствующего кода в регистр 49 запроса монопольного захвата шины. Процессор 5 выполняет один цикл следующей командЫ в режиме захвата шины. В конце этого цикла смена задатчика происходит обычным порядком. Устройство системного контроля для мультипроцессорной системы, содержащее генератор тактовых импульсов, блок формирования сигнала подтверждения запроса, счетчик и дешифратор приоритета, разряды выхода счетчика соединены с информационными входами дешифратора приоритета, о т л и ч аю щ е е с я тем, что, с целью повышения надежности за счет введения контроля времени захвата шины каждым процессором, в него введены элемент ИЛИ, блок формирования сигнала прерывания, таймер, дешифратор адреса, регистр номера процессора, счетчик допустимого времени захвата шины, регистр запросов на захват шины, блок установки начального состояния, блок управления переключением задатчика, блок формирования импульса записи, блок задержки, регистр маски, восемь элементов И и шифратор под" тверждения запросов, причем адресный вход устройства соединен с информационным входом дешифратора адреса, входы с первого по четвертый элемента ИЛИ соединены с входами записи, ввода и чтения устройства соответственно, выход элемента ИЛИ соединен с первым входом блока управления переключением задатчика, информационные входы счетчика допустимого времени захвата шины и регистра маски и выход регистра номера процессора соединены с информационным входом- выходом устройства, вход сброса устройства соединен с входами установки в "О" регистра маски счетчика и первым входом блока установки начального состояния, вход записи устройства соединен с входами записи счетчика допустимого времени захвата шины и регистра маски, вход чтения устрой ства соединен с входом чтения регистра номера процессора, первый выход дешифратора адреса соединен с входом выбора регистра маски, с первого по восьмой выходы которого соединены с первыми входами с первого по восьмой элементов И соответственно, с первого по восьмой выходы регистра запросов соединены с вторыми входами с первого по восьмой элементов И. соответственно, разряды информационного входа регистра запросов явля" ются входами запроса устройства, с14 б 2первого по восьмой выходы элементов И соединены с первыми входами блока формирования сигнала подтверждения запроСа, выход которого соединен с вторым входом блока управления пере 5 ключением задатчика и входом шифратора подтверждения запросов, первый ; выход блока управления переключением , задатчика является выходом запрета ;потверждения захвата шины устройствавторой выход блока управления пере, ключением задатчика является выходомзапрета сигнаЛов управления шины и соединен с входом запрета записи ре гистра запросов, третий выход блока , управления переключением задатчика , соединен с вторым входом блока уста; новки начального состояния, выход которого соединен с входом установки 20 , в "О счетчика допустимого времени захвата шины, четвертый выход блока , управления переключением задатчика ; соединен через блок формирования,импульса записи с входом записи 25 счетчика, выход шифратора подтверждения запросов соединен с информационным входом счетчика, разряды выходов которого являются сигналами подтверждения захвата шины устройст- ЗО ва и соединены с разрядами информационного входа регистра номера про 342 1 Оцессора, выходы дешифратора приоритета соединены с вторыми входами бло-,ка Формирования сигнала подтверждениязапроса, второй выход.дешифратораадреса соединен с входом выбора счетчика допустимого времени захваташины, выход генератора тактовых импульсов соединен с счетным входомсчетчика допустимого времени захваташины, входом записи регистра запросов, первым входом блока Формированиясигнала прерывания, третьим входомблока управления переключением задатчика и входом таймера, выход переноса счетчика допустимого времени захвата шины соединен с вторым входомблока формирования сигнала прерывания и входом, блока задержки, первыйвыход которого соединен с четвертымвходом блока управления переключениемэадатчика и суммирующим входом счетчика, второй выход блока задержкисоединен с входом записи регистраномера процессора, третий выход дешифратора адреса соединен с входомвыбора регистра номера процессора,выход блока формирования сигнала прерывания соединен с выходом формирования прерывания устройства, выходтаймера является выходом тактированияшины устройства.- 1462342 Составитель В. БородинПарфенова Техред Л.Олийнык орректор Э. Лончакова ктор агарина,101 1 1ственно-издательский комбинат Патент , г, Ужгород,Проиэ Заказ 715/49 Тираж 667 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СС 113035, Москва, 1-35, Раушская наб.д. 4/5
СмотретьЗаявка
4173566, 04.01.1987
РЯЗАНСКОЕ СПЕЦИАЛЬНОЕ КОНСТРУКТОРСКОЕ БЮРО НАУЧНО ПРОИЗВОДСТВЕННОГО ОБЪЕДИНЕНИЯ "НЕФТЕХИМАВТОМАТИКА"
НИКОЛАЕВ ВЛАДИМИР ВАСИЛЬЕВИЧ, КОСОВ ЮРИЙ ВАСИЛЬЕВИЧ, ЯГНОКОВ ВАЛЕРИЙ ПАВЛОВИЧ
МПК / Метки
МПК: G06F 13/00, G06F 15/16
Метки: мультипроцессорной, системного, системы
Опубликовано: 28.02.1989
Код ссылки
<a href="https://patents.su/8-1462342-ustrojjstvo-sistemnogo-kontrolya-dlya-multiprocessornojj-sistemy.html" target="_blank" rel="follow" title="База патентов СССР">Устройство системного контроля для мультипроцессорной системы</a>
Предыдущий патент: Устройство для сопряжения эвм
Следующий патент: Система коммутации
Случайный патент: Реверсивное устройство ударного действия для проходки скважин в грунте