Аналого-цифровой преобразователь

ОП ИСАНИИИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Сез СоветсиикСоциалистическихРеспублик(5 )М. Кд. Н 03 К 13/02 с присоединением заявки М Гесудврстееккы квинтет СССР ае евам кзееретенвв и фтерытий(53) УДК 681. 325(088,8) Дата опубликования описания 18,03.83 А,П. Стахов, И.А. Рвачев, В.П. Волков, А.И, Че няк=- -"- и Ю.А. Петросюк 1с "(72) Авторы изобретения Винницкий политехнический институт(54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ 1Изобретение относится к вычислительной и цифровой измерительной тех.нике и используется для преобразования аналоговых величин в цифровые.Известен преобразователь напряжения в код с системой самоконтроля нуля, содержащий нуль"орган, преобразователь код-напряжение, регистр, ключи, триггеры, схемы И, ИЛИ, НЕ Г 1 .Недостатком данного устройства является ненадежность метрологическоГо, контроля линейности выходной характеристики.Известен аналого-циФровой преобразователь в кодах "золотой" пропорции, содержащий блок управления, цифро-аналоговый преобразователь, схему сравненилт блок развертки кода, блок элементов И по числу разрядов кода, блок элементов ИЛИ по числу разрядов . кода, второй блок развертки кода, блок определения знака и. блок приведения кода к минимальной форме, при-. чем первый вход схемы сравнения яв 2ляется входом аналого-цифрового преобразователя, второй вход схемы сравнения .соединен с выходом цифро"аналогового преобразователя, выход схемысравнения соединен с первым входомблока управления, первый выход бло"ка управления соединен с первым вхо. дом первого блока развертки кода, выход которого соединен. со входом цифро-аналогового преобразователя, вхоб дом блока определения знака, первымвходом блока элементов И, первым входом блока элементов ИЛИ и первым вхо дом второгоблока развертки кода,второй выход блока управления соединен со вторым входом второго блокаразвертки кода, выход которого соеди"нен со вторым входом блока элементовИЛИ и вторым входом блока элементовИ, выход блока элементов И соединенс третьим входом второго блока раз"вертки кода, вторым входом первогоблока развертки кода и вторым входомблока управления, выход блока эле 3 1003ментов ИЛИ соединен с информационнымвходом блока приведения кода к минимальной форме, третий выход блокауправления соединен с управляющимвходом блока приведения кода к мини,мальной форме, выход которого является первым выходом аналого-цифровогопреобразователя, выход блока определения знака является вторым выходоманалого-цифрового преобразователя 2 3. 16Недостатками такого аналого-цифрового преобразователя являются низкое по сравнению с двоичным преобразователем быстродействие в режимепреобразования входной аналоговой 1%величины в код "золотой" р-пропорции, а также необходимость специализированного вычислителя, Функционирующего в кодах "золотой" р-пропорции, для обработки результатов преоб- еразования и метрологического контроля,Цель изобретения - увеличение быстродействия аналого-циФрового преобразования и расширение функциональных возможностей аналого-цифровогопреобразователя,Поставленная цель достигается тем, что в аналого-цифровой преобразователь, содержащий блок Формирования знака, выход которого соединен с первой контрольной шиной, элемент сравнения, первый вход которого соединен с входной шиной аналого-цифрового преобразователя, второй вход - с выЭЗ ходом цифра;аналогового преобразователя, а выход - со входом блока управления, первый выход которого соединен с первым входом блока развертки46 кода, выход которого соединен с входом цифро-аналогового преобразователя и первой информационной шиной, введены цифровой коммутатор, первый и второй сумматоры, первый и второйМ блок обращения кодов, накопительный сумматор, блок адресации, регистр и постоянное запоминающее устройство, выход .которого соединен с информа" ционнцм входом блока адресации, управляющий вход которого соединен со вторым выходом блока управления, выход - с первым входом первого сумматора и входом первого блока обраще ния кодов, выход которого соединен с первым входом второго сумматора, фф вторые входы первого и второго сумматора соединены с выходом блока развертки кода, а выходы соединены со 00 4ответственно с первым и вторым информационными входами цифрового коммутатора, управляющий вход которого соединен с третьим выходом блока управления, а выход - с информационным входом блока развертки кодов, при этом управляющий вход регистра соединен с четвертым выходом блока уп" равления, а выход соединен со второй информационной шиной и с информационным входом второго блока обращения кодов, управляющий вход которого соединен с пятым выходом блока управления, а выход соединен с информационным входом накопительного сумматора, управляющий вход которого соединен с шестым выходом блока управления, первый выход - со второй контрольной шиной, а второй выход соединен со входом блока формирования знака,На чертеже представлена Функциональная схема аналого-цифрового пре" образователя, Схема содержит входную шину 1, элемент сравнения 2, цифроаналоговый преобразователь 3, блокразвертки кодов 4, цифровой коммутатор 5, первый сумматор 6, второй сумматор 7, первый блок обращения кодов 8, блок адресации 9, постоянное запоминающее устройство 10, регистр 11, второй блок обращения кодов 12, накопительный сумматор 13, блок формирования знака 14, блок управления 15, первая информационная шина 16 аналого-цифрового преобразователя, с которой снимается цифровой эквивалент входной аналоговой величины в р-коде,вторая информационная шина 17 аналогоцифрового преобразователя, с которой снимается двоичный цифровой эквивалент входной аналоговой величины, первая и вторая контрольные выходные шины 18 и 19 аналого-циФрового преобразователя, на которых формируется соответственно величина и знак отклонения весов разрядов цифро-аналогового преобразователя 3 от номинальных значений.Входная шина 1 аналого-цифрового преобразователя, на которую подается преобразуемая аналоговая величина, соединена с первым входом элемента сравнения 2, второй вход которого соединен с выходом цифро-аналоговогопреобразователя 3, вход которого сое-динен с первыми входами сумматоров 6,и 7, предназначенных для сложения5 100530 чисел в р-кодах, и с выходом блока 4, предназначенного для выполнения операции развертки над р-кодами, и является первым информационным выходом 16 аналого-циФрового преобразователя. 5 Выходы блока 6 и блока 7 соединены соответственно с первым и вторыч информационными входами цифрового коммутатора 5, выход которого соединен с информационным входом блока 4. Выход постоянного запоминающего уст" ройства 10, в котором хранятся двоичные веса разрядов в р-кодах, соединен с информационным входом блока 9, осуществляющего выборку информации на блоке 10. Выход блока .9 соединен со вторым входом блока 6 и входом блока 8, необходимого для получения обратных р-кодов. Выход блока обращения кодов 8 соединен со вторым входом. блока 7. Выход регистра 11, в котором формируется двоичный цифровой эквивалент входной аналоговой величины, является. вторым информационным выходом 17 аналого-цифрового преоб" разователя и соединен с информационным входом блока 12, предназначенного для получения по команде блока управления 15 обратных двоичных кодов. Выход блока 12 соедине с информа- зо ционным входом двоичного накопительного сумматора 13, первый выход которого является первым контрольным выходом 18 аналого-цифрового преобразователя, а второй выход соединен со З35 входом блока 14, формирующего знак результата вычитания, Выход блока 14 является вторым контрольным выходом 19 аналого-циФрового преобразователя, Вход блока управления 15, обеспечивающего работу устройства, соединен с выходом элемента сравнения 2. Выходы с первого по шестой блока 15 соединены соответственно с управляющими входами блока 5, блока 4, блока 9, блока 13, блока 12 и блока 11В аналого-цифровом преобразователе веса разрядов цифро-аналогового преобразователя пропорциональны весам разрядов кодов с иррациональнымй50 основаниями, к которым относятся коды "золотой" р-пропорции и коды фибоначчи.Связь между весами разрядов р-кодов определяется реккурентным соотношением Е ,СЕ+ЫЕ-р-" 55Р Р Ргде Ы- вес Р-го разряда;р =,0,1,2. 0 6Аналого-цифровой преобразователь работает в двух режимах: режиме поверки, в котором определяются коды погрешностей весов разрядов цифроаналогового преобразователя 3, и в режиме непосредственного преобразования входной аналоговой величины А 1 в двоичный код и р"код,В режиме преобразования устройство работает следующим образом. Входная аналоговая величина Кх со входа 1 поступает на первый вход элемента сравнения 2, на второй вход которого поступает компенсирующий аналоговый сигнал А, формирующийся на выходе цифро-аналогового преобразователя 3. Разность указанных величин преобразуется в цифровой код по методу поразрядного уравновешивания, причем уравновешивание входной аналоговой величины Апроисходит по двоичному алгоритму, т.е. входная аналоговая величина Ах представляется в видеА =Е.20=0где а - двоичная цифра в -м разряде;и = 0,1,2На первом такте поразрядного уравновешивания в блок развертки кодов 4, который в данном случае выполняет функции регистра, и на первые входы комбинационных сумматоров 6 и 7 по команде из блока управления 15 поступает и-разрядная кодовая комбинация в коде "золотой" р-пропорции или р-коде Фибоначчи, соответствующая старшему двоичному весу 2 . Од" новременно по команде блока управления 15 блок адресации 9 производит выборку иэ постоянного запоминающего устройства 10 и-разрядного р-кода, соответствующего более младшему двоичному весу 2 п , и подает его на второй вход комбинационного сумматора 6 и на вход блока 8, на выходе которого формируется обратный р-код, который затем. поступает,на второй вход комбинационного сумматора 7. Таким образом, на первом такте аналого-цифрового преобразования входная аналоговая величина А сравнивается . с весом 2 , В этом же такте на выходе комбинационного сумматора 6 формируется р-код, соответствующий сумме двоп ь-ичных весов 2 + 2 , а на выходе вы 7 10053читателя, образованного блоками 8 и 7, формируется р-код, соответствующий разности двоичных весов 2 2 и . По результату срабатывания элемента сравнения 2 блок управления15 через цифровой коммутатор 5 в сле-дующий таКт поразрядного сравнения подключает на вход блока 4 выход сумматора 6 (если А х т Ак) или выход блока 7 (если Ах Ак). Одноврео менно блок 9 производит выборку из блока 10 цифрового эквивалента весав-. 2 в р-коде и подает его на вход сумматора 6 и выцитателя (блоки 8 и 7), на выходе которых формируется соответственно сумма и разность содержимого блока 4 и цифрового эквии валента веса 2 в р-коде.В процессе уравновешивания входной аналоговой величины Ах в блоке 4 за и тактов сформируется ее в-разрядный цифровой эквивалент в коде "золотой" р-пропорции или р-коде фибоначчи. Одновременно в регистре 11 за и тактов преобразования будет сформирован и-разрядный двоичный цифровой эквивалент входной аналоговой величины Ах известным способом.Режим поверки эаклюцается в определении величин отклонений весов З 0 разрядов цифро-аналогового преобразователя 3 от требуемых значений при условии, что (р+1) младших разрядов преобразователя точные. В этом режиме на вход аналого-цифрового пре-образователя поступает ступенцатонарастающий аналоговый сигнал, 1-я ступень которого используется для поверки 1-го разряда цифро-аналогового преобразователя 3. 40 Процесс поверки любого разряда со- стоит из двух этапов. На первом этапе производится преобразование 1-й ступени в щ-разрядный р-код и и-разряд 45 ный двоичный код описанным выше способом. По .команде из блока управления 15 и-разрядный двоичный код записывается иэ регистра 11 в накопительный сумматор 13.На втором этапе происходит повтор 50 ное кодирование величины 1-й ступени, но при этом блок управления 15 запрещает включение 1-го поверяемого разря; да цифро-аналогового преобразователя 3 путем выполнения операции разверт- фф ки в блоке 4. В результате кодирования в блоке 4 и блоке 11 сформируются .соответственно в-разрядный р-код и ООи-разрядный двоичный код, соответствующие входной аналоговой величинеи .не включающие погрешности 1-го поверяемого разряда. По команде из блока управления 14 происходит вычитаниедвоичных цифровых эквивалентов входной аналоговой величины, полученныхна первом и втором этапах поверки спомощью блока обращения кодов 12,накопительного сумматора 13 и блокаформирования знака 14, В результатевычитания в блоке 13 сформируетсядвоичный код величины отклонения 1-горазряда цифро-аналогового преобразователя 3 от требуемого. значения, ав блоке 14 - знак погрешности 1-горазряда, причем величина отрицательной расстройки будет представлена вобратном двоичном коде,Введение новых блоков и связейпозволяет повысить быстродействиеаналого-цифрового преобразования пощ(о)сравнению с прототипом в К =и1раз,0 оцфгде щ(р) - число разрядов в р-коде.,п - число двоичных разрядовпри одинаковом диапазонепредставленных чисел;ср - основание системы счисления р-кодов и являетсядействительным положитель,1 ным корнем уравненияХ = Хр+1,и расширить функциональные возможности формирования двоичных цифровыхэквивалентов входной величины и погрешностей преобразования.При этом наличие двоичного выходаа аналого-цифровом преобразователепозволяет широко использовать стандартные двоичные вычислители на элементах средней степени интеграции,а также микропроцессорную элементную1базу для обработки результатов метрологического контроля и цифровой кор-рекции.Формула изобретенияАналого-цифровой преобразователь,содержащий блок формирования знака, выход которого соединен с первой контрольной шиной, элемент .сравнения, первый вход которого соединен с входнойшиной аналого-цифрового преобразователя, второй вход - с выходом циф8 10053 ро-аналогового преобразователя, а выход " с входом блока управления, первый выход которогь соединен с первым входом блока развертки кода, выход которого соединен с входом цифроаналогового преобразователя и первой информационной шиной, о т л и ч а ющ и й с я тем, что, с целью увеличения быстродействия и расширения Функциональных возможностей, в него 10 введены цифровой коммутатор, первый и второй блоки обращения кодов, накопительный сумматор, блок адресаций, регистр и постоянное запоминающее устройство, выход которого соединен 15 с информационным входом блока адресации, управляющий вход которого соединен с вторым выходом блока управления, а выход - с первым входом первого сумматора и входом первого блока 2 о обращения кодов, выход которого сое.динен с первым входом второго сумматора, вторые входы первого и второго сумматоров соединены с выходом блока развертки кода, а их выходы 25 соединены соответственно с первым и вторым информационными входами цифро 00 10вого коммутатора, управляющий входкоторого соединен с третьим выходомблока управления, а выход - с информационным входом блока развертки кодов, при этом управляющий вход регист"ра соединен с четвертым выходом блока управления, а выход соединен свторой информационной шиной и с инФормационным входом второго блокаобращения кодов, управляющий входкоторого соединен с пятым выходомблока управления, а выход соединенс информационным входом накопитель"ного сумматора, управляющий вход которого соединен с шестым выходомблока управления, первый выход - свторой контрольной шиной, а второйвыход - с входом блока Формированиязнака. Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР379979, кл. Н 03 К 13/11, 1973,2. Авторское свидетельство СССРпо заявке Ь 2715967кл. Н 03 К 13/02 1979 (прототип).,Редакто оли 2 о нт", г, Ужгород, ул. Проектная,изл ППП Па Составитель А. Ку Техред М.Коатура Тираж 934ИИПИ Государственпо. делам изобрете35, Москва, Ж,ного комите ний и откры Раушская н исноеа СССРийб д, 4/5