Устройство фазового пуска

%4 Н 04 Ь 70 ИСАНИЕ ИЗОБРЕТЕНИ У 29В.Н.Пряхинолозобов88.8) во СССР 1985. тель Ь 7/ СУДАРСТЭЕННЫЙ КОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(54) УСТРОЙСТВО ФАЗОВОГО ПУСКА(57) Изобретение относится к электросвязи и может использоваться при передаче дискретных сообщений в системах сеансной связи. Цель изобретения - расширение функциональных возможностей путем увеличения командфазового пуска. для достижения целив устр-во введены на передающей стороне элемент ИЛИ 15, инвертор 16 и дополнительно триггер 7 и элементыИ 9, 10, а на приемной сторонетри дополнительных элемента ИЛИ,дваэлемента И, два блока сравнения, дополнительные счетчик, коммутатор,регистр сдвига, три инвертора и триггер. Работа устр-ва основывается наразбиении всей рекуррентной последовательности максимальной длины наравные участки и передачи их в прямом или инвертированном виде. Каждому адресату соответствует свой участок передаваемой последовательности,причем при передаче его в прямом виде одному корреспонденту, а при передаче в инвертированном виде - другому корреспонденту. Каждый участок разбиения в соответствии со свойством рекурренты начинается и заканчивается определенной комбинацией. 2 ил,Изобретение относится к электросвязи, может использоваться при передаче дискретных сообщений в системахсеансной связи и является усовершен 5ствованием изобретения по авт. св.У 1282347.Цель изобретения - расширение функциональных возможностей путем увеличения команд фазового пуска. 1 ОНа фиг,1 представлена структурнаяэлектрическая схема части устройствафазового пуска; на фиг.2-то же, приемной части устройства.Устройство содержит на передающей 15стороне коммутатор 1, элемент ИЛИ 2,формирователь 3 сигналов "Начальноеположение", анализатор 4 рекуррентнойпоследовательности, регистр 5 сдвига,триггер 6, дополнительный триггер 7, 20элемент И 8, первый и второй дополнительные элементы И 9 и 10, блок 11сравнения, схемы 12 совпадения, блок13 памяти, шифратор 14, элемент ИЛИ15 и инвертор 1625На приемной стороне устройствосодержит дешифратор 17 команд, коммутатор 18, дополнительный коммутатор19, элемент ИЛИ 20, первый, второй, третий и четвер ый дополнительные 30 элементы ИЛИ 21 - 24, первый, второй, третий и четнертый блоки 25 - 28 сравнения, счетчик 29, дополнительный счетчик 30, триггер 31, первый ивторой элементы И 32 и 33, первый, второй и третий инверторы 34 - 36, регистр 37 сдвига, дополнительный регистр 38 сдвига и первый и нторой дешифраторы 39 и 40.Устройство фазового пуска работа О ет следуюшим образом.Работа устройства основывается на разбиении всей рекуррентной последовательности максимальной длины на равные участки и передачи их в прямом или инвертированном виде. Каждому адресату соответствует свой участок передаваемой последовательности, причем при передаче его в прямом виде одному корреспонденту, а при передаче в инвертированном виде - другому корреспонденту. Каждый участок разбиения в соответствии со свойством рекурренты начинается и заканчивается вполне определенной комбинацией, записанной н регистр сдвига. Например, последовательность максимальной длины, формируемая 10-разрядным регистром сдвига (1023 бит), разбивается на десять участков длиной 100 бит каждый, что соответствует девяти адресамкорреспондентов с участками, передаваемыми в прямом виде, девяти адресам корреспондентов с участками, передаваемыми н инвертированном виде, и одному циркуляру, При этом на передаче коммутатор 1, который предстанляет собой обычный переключатель,устанавливается н определенное положение, соответствующее адресу выбранного корреспондента.На одной из Н выходных шин коммутатора 1 (М - половина числа адресов) появляется потенциал, поступающий на формирователь, а на управляющий вход устройства в случае передачи участка рекуррентной последовательности в прямом виде сигнал не поступает, и с прямого выхода дополнительного триггера 7 на первый вход первого дополнительного элемента И 9 подается сигнал, разрешающий поступление участка рекуррентной последонательности в прямом виде на выход устройстна. В противном случае управляющим сигналои триггер 7 устанавливается в состояние, при котором с его инверсного выхода на перный вход нторого дополнительного элемента И 10 подается сигнал, разрешающий поступление участка рекуррентной последонательности на инвертор 16, а следовательно, выдачу участка рекуррентной последовательности на выход устройства в инвертированном ниде. По сигналу "Пуск" с выхода триггера 6 формирователь 3 в зависимости от адреса устанавливает разряды регистра 5 сдвига н требуемое начальное положение, одновременно триггер 6 с помощьюэлемента И 8 замыкает цель обратной связи регистра 5 сдвига.Под действием тактовых импульсов на выход устройства поступает рекуррентная последовательность в прямом или инвертированном виде, начиная с записанной начальной комбинации, до тех пор, пока в регистре сдвига не окажется комбинация, соответствующая концу заданного участка последовательности. Эта комбинация ньщеляется с помощью анализатора 4, на который по одной из Х входных шин поступает сигнал от коммутатора 1. При этом взависимости от выбранного адреса шифратор 14 устанавливает 1. ячеек блока памяти в сосгояние, соответствукюеез141544 конечной к-разрядной комбинации участка рекуррентной последовательности. С поступлением каждого тактового импульса на схемах 12 совпадения проис 5 ходит сравнение состояния разрядов регистра 5 сдвига с комбинацией, записанной в блоке 13 памяти. При одинаковых состояниях на выходах всех схем совпадения 12 появятся "0", при этом на выходе элемента ИЛИ 15 появится сигнал "0", который переключает триггер 6 в исходное состояние.Передача заданного участка рекуррентной последовательности, соответствующего конкретному адресу, прекращается. На приеме дополнительный коммутатор 19, который представляет собой обычный переключатель, в зависимости от необходимости приема участка рекуррентной последовательности в прямом или инвертированном виде (что зависит от адреса получателя) подключает к входам второго дешифратора 40 разряды регистра 37 сдвига 25 или дополнительного регистра 38 сдвига соответственно, Входной сигнал поступает на вход первого блока 25 сравнения, через третий инвертор 36 - на вход третьего блока 27 сравнения, через коммутатор 18 - на вход регистра 37 сдвига и через коммутатор 18 и первый инвертор 34 - на вход дополнительного регистра 38 сдвига. В случае приема участка рекуррентной последовательности в прямом виде в момент вьщеления безыскаженного зачетного участка на выходе счетчика 29 появляется сигнал, приводящий триггер 31 в состояние, разрешающее про хождение сигнала через первый элемент И 32, отключающий с помощью коммутатора 18 вход устройства и замыкающий цепь обратной связи регистра 37 сдвига, который начинает автономное формирование участка последовательности до выделения конца участка рекуррентной последовательности дешифраторами. Второй дешифратор 40 у каждого корреспондента выделяет только свою определенную комбинацию конца участка рекуррентной последовательности, Пешифратор 17 команд одинаковый у всех корреспондентов (дешифратор циркулярного соотношения). Если для циркуляра 55 выбран последний участок рекурренты, то дешифратор 17 команд вьщеляет комбинацию, соответствующую концу рекуррентной последовательности. Участок 74рекуррентной последовательности, соответствующий циркулярной передаче, передается только в прямом виде. В случае приема участка рекуррентной последовательности в инвертированном виде в момент вьщеления безыскаженного. (зачетного) участка на выходе дополнительного счетчика 30 появляется сигнал, приводящий триггер 31 в состояние, разрешающее прохождение сигнала через второй элемент И 33, отключающий с помощью коммутатора 18 вход устройства и замыкающий цепь обратной связи дополнительного регистра 38 сдвига, который начинает автономное формирование участка последовательности до вьщеления конца участка рекуррентной последовательности вторым дешифратором 40. формула изобретения Устройство фазового пуска по авт, св. У 1282347, о т л и ч а ю щ ее с я тем, что, с целью расширения функциональных возможностей, путем увеличения команд фазового пуска, введены на передающей стороне дополнительный триггер, первый и второй дополнительные элементы И, инвертор и элемент ИЛИ, при этом первый вход дополнительного триггера является входом сигнала управления устройства, второй вход дополнительного триггера подключен к выходу анализатора рекуррентной последовательности, прямой и инверсный выходы дополнительного триггера связаны с первыми входами первого и второго дополнительныхэлементов И соответственно, выходэлемента И подключен к вторым входампервого и второго дополнительныхэлементов И, выход первого дополнительного элемента И соединен с первымвходом элемента ИЛИ, второй вход которого подключен к выходу инвертора,вход которого подключен к выходу второго дополнительного элемента И, приэтом выход элемента ИЛИ является выходом устройства, а на приемной стороне - второй, третий и четвертыйдополнительные элементы ИЛИ, первыйи второй элементы И, третий и четвертый блоки сравнения, дополнительныйсчетчик, дополнительный коммутатор,дополнительный регистр сдвига, первый, второй и третий инверторы и15 ч 47 ЯЬг 2 Составитель П.КурячьевРе;ввтор 11,5 пола Техред Л. Олийнык Корректор Мемчик Тираж 660 Подписное БИ 111 И Государственного комитета СССР делам изобретений и открытий1 И ., Моски, Ж, Раушская наб., д, 4/5 1 а к а,"."6- лиграфическое предприятие, г. Ужгород, ул. 11 роектная, 4 5 14 триггер, при этом выход второго блока сравнения соединен с первым у правляющим входом коммутатора через последовательно соединенные первый элемент И и второй дополнительный элемент ИЛИ, выход счетчика подключен к второму управляющему входу коммутатора через третий дополнительный элемент ИЛИ, выход счетчика подключен также к первому входу триггера, второй вход которого соединен с выходом дополнительного счетчика и вторым входом третьего дополнительного элемента ИЛИ, прямой выход триггера подключен к второму входу первого элемента И, инверсный выход триггера подключен к второму входу второго дополнительного элемента ИЛИ через второй элемент И, при этом выход коммутатора через первый инвертор подключен к информационному входу дополнительного регистра сдвига, соответствующие разряды которого соединены с первым ивторым входами третьего блока сравнения, выход которого подключен к первому входу четвертого блока сравнения и через второй инвертор - к второму входу второго элемента И, информационный вход коммутатора подключенчерез третий инвертор к второму входучетвертого блока сравнения, выходкоторого соединен с входом пустановкии через четвертый дополнительныйэлемент ИЛИ - с входом Сброс дополнительного счетчика, второй вход четвертого дополнительного элемента ИЛИсоединен с выходом первого дещифратора, выходы разрядов регистра сдвигаподключены к входу второго деыифратора через дополнительный коммутатор, рО при этом выходы разрядов дополнительного регистра сдвига подключены к другому входу дополнительного коммутатора.