Логический анализатор

(51 067 ОПИСАНИЕ ИЗОБРЕТЕ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ТОРСКОМУ СВИДЕТЕЛЬСТВ(56) Е 1 ессгопьс Беядп, 1982, 8 ерс.30, р. 133-139.Патент ЕПН Ьф 0094976 А 1, кл. С 01 К 31/28, опублик. 1983. (54) ЛОГИЧЕСКИЙ АНАЛИЗАТОР (57) Изобретение относится к вычисли тельной технике и может быть использовано при наладке сложных цифровых устройств, Целью изобретения является повышение эффективности исполвзования оборудования. Отличительной особенностью логического анализатораявляется то, что он обеспечивает регистрацию входных сигналов не покаждому тактовому импульсу, а лишьпо тем тактам, во время которых происходит изменение сигнала хотя бына одном информационном входе, чтопозволяет значительно повысить глубину регистрации. При этом отсчеты времени, определяющие такты, на которыхпроисходило изменение информационныхсигналов, запоминаются в том же блоке памяти, что и сами слова состояний, что повышает эффективность использования оборудования. 1 э.п.ф-лы, 3 ил.Изобретение относится к вычислительной технике и может быть испольэовано в составе приставок-адаптеров к логическим анализаторам либо в качестве независимого логического ана 5лизатора временных диаграмм при наладке сложных цифровых устройств исистем.Целью изобретения является повыше-)Оние эффективности исполЬзованияоборудования.На фиг.1 представлена функциональная схема предлагаемого анализатора; на фиг.2 - принципиальная схемаформирователя управляющих сигналов;на фиг,З - временные диаграммы сигналов, поясняющие работу анализатора.Погический анализатор содержитгруппу информационных входов 1.1-.И, 20тактовый генератор 2, элемент 3 задержки, М групп 4.1-4.М по два последовательно соединенных )-триггера,коммутатор 5, блок 6 сравнения, формирователь 7 управляющих сигналов,первый элемент И-НЕ 8, счетчик 9 тактов, второй и третий элементы И-НЕ10, 11, элемент НЕ 12, Позициями 1317 обозначены входы и выходы блока6 сравнения и формирователя 7 управляющих сигналов, 18 - группа информационных выходов анализатора, 19дополнительный информационный выход анализатора, 20 - тактовый выход анализатора. На фиг, показанытакже запоминающее устройство и адресный счетчик внешнего регистратора (при работе логического анализатора в качестве приставки-адаптера),При работе в качестве независимогологического анализатора эти узлы являются его составной частью,Формирователь 7 управляющих сигналов (фиг.2) содержит два 1)-триггера 21, 22, элемент НЕ 23 и два элемента И-НЕ 24, 25.45 Анализатор работает следующим образом.По первой цепи тактирования импульсы генератора 2 через элемент 3 задержки подаются на синхровходы первых 1)-триггеров группы 4 всех каналов регистрации. В моменты поступления эти импульсы обеспечивают запись в первые Р-триггеры групп 4,1-4,Х текущих состояний сигналов на информационных входах 1 анализатора. Элемент 3 задержки обеспечивает выравнивание задержек тактовых импульсов, подаваемых на )-триггеры по первой и второй цепям тактирования.11 о второй цепи тактирования импульсы тактового генератора 2 черезэлементы И-НЕ 8 и 10 поступают натактирование вторых 1)-триггеров групп4,1-4,И и коммутатора 5 с памятьвканалов регистрацииОднако прохождение тактовых импульсов пр этой цепивозможно только в том случае, еслина второй вход элемента И-НЕ 8 поданположительный уровень по цепи 17 свыхода формирователя 7. Если приэтом управляющий сигнал формирователя 7, поступавший по цепи Ь (положительный уровень) через элемент И-НЕ1 на выбор направления работы коммутатора 5, разрешает ввод данных спервой группы входов, которые подключены к выходам соответствующих )триггеров, то последовательно включенные одноименные )-триггеры и соответствующий канал коммутатора 5 с памятьв будут работать как единые канальные регистры сдвига.По тактовым импульсам Т 1 (фиг,За)поступавщие на входы 1 сигналы(фиг,Зб) записывавтся сначала в первый разряд регистра (Тг 1, фиг.Зв),затем по тактовым импульсам Т 2 последовательно переписываются в В-триггер Тг 2 (фиг. Зг)в память коммутатора5 (фиг.Зж) и с выходов коммутатора5 поступают на информационные выходыанализатора. Одновременно тактовыйимпульс Т 2 с выхода элемента И-НЕ10 через элемент НЕ 12 подается натактовый выход анализатора,По инвертированному импульсу Т 2 данные с выходов коммутатора 5 записываются в запоминающее устройство внешнего регистратора, а задний (положительный) фронт этого импульса обеспечивает приращение содержимого адресного счетчика внешнего регистратора, формируя тем самым адрес новой ячейки для записи следующего слова состояния.Такой режим устанавливается и поддерживается, пока меняются состояния сигналов на входах 1 анализатора.Отслеживание изменений состояний сигналов на входахвсех каналов регистрации производится блоком 6 сравнения, в которой для каждого канала обеспечивается сравнение состояния вновь воспринятого входного сигнала на выходе 1)-триггера Тг 1 с состоянием того же сигнала на выходе 11-триггера Тг 2, воспринятого н предыдущем такте регистрации.На выходе блока 6 устанавливается положительный уровень, если хотя бы5 по одному иэ каналов регистрации произошло изменение состояния входного сигнала. Если же по очередному тактовому импульсу Т ни один иэ входных сигналов не изменил своего состояния, на выходе блока 6 сравнения устананливается нулевой уровень, Тот или иной уровень на выходе блока 6 устанавливается на целый период тактовой частоты и затем сохраняется на следующий период или меняется в зависимости от результатов сравнения вновь поступивших сигналов с принятыми оди,1 ним тактом ранее (см, фиг,Зд).Выходной сигнал блока 6 сравнения по цепи 13 подается на вход формирователя 7 управляющих сигналов который по цепи 14 синхронизируется тактовыми импульсами Т генератора 2, Формирователь 7 управляютих сигналов представляет собой формирователь однократного импульса, с которого снимаются ополнительные сигналы упранления анализатором. Однократный импульс формируется по положительному фронту нхоного сигнала, причем для лучшего согласования временных характеристик управляющих и информационных сигналов схемы тактирование формирователя 7 производится со сдвигом 35 по фазе относительно основной серии импульсов Т 1, Этот сдвиг обеспечивается включением элемента НЕ 23 в цепь тактиронания триггеров 21 и 22 формирователя 7 (фиг,Зи, такт ТФ), 4 ОС Формирователя 7 снимаются следующие управляющие сигналы,По цели 15 снимается выходной сиг 45 нал первого триггера 21 схемы одно кратности, который с учетом сдвига по тактиронанию повторяет входной сигнал формирователя 7 (ныходнойсигнал блока 6 сравнения, фиг.Зд, к), Этот сигнал подается на нход разре 50 шения счетчика 9, Положительный уровень этого сигнала устанавливаетсчетчик 9 и исходное состояние (нулевое или единичное в зависимости от условий восстановления формы времен 55 ных диаграмм) и запрещает счет тактовых импульсов Т 1, которые постоянно подаются на счетчик. Отрицательный уровень этого сигнала разрешает счет тактовых импульсов Т 1.По цепи 16 снимается однократный сигнал длительностью в один период тактовой частоты, который формируется по положительному фронту входного сигнала формирователя 7 (фиг.Зм).Соответствующее изменение выходного сигнала блока 6 указывает на то, что период неизменяемых состояний входных сигналов анализатора, который характеризуется нулевым уровнем на выходе блока 6, закончился и что, по крайней мере, один иэ них изменил сное состояние. Этот сигнал через элемент И-НЕ 11 подается на управление коммутатором 5 и переключает ввод данных в память коммутатора с первых входон, 1 оторые связаны с выходами 0-триггеров Тг 2 на вторые, которые подключены к выходам разрядов счетчика 9. Кроме того, этот же сигнал (единичный уровень с выхода элемента И-НЕ 11) подается на дополнительный информационный выход анализатора.По цепи 17 снимается сигнал, который свидетельствует о длительном (более двух тактов) периоде времени, в течение которого. входные состояния сигналов по всем каналам регистрации сохраняются неизменными. Этот сигнал (отрицательный уровень, фиг,Зн) подается на второй вход элемента И-НЕ 8 и запрещает прохождение импульсов Т 2 через элемент И-НЕ 10 во вторую цепь тактирования - на 2-триггер Т 2, коммутатор 5 и тактовый выход анализатора, Однако последний импульс серии Т 2 успевает перебросить в память коммутатора 5 и затем записать в запоминающем устройстве внешнего регистратора то слово состояния входных сигналов, которое по результатам сравнения оказывается стабильным, по крайней мере, в течение двух последовательных . тактов регистрации. То же слово состояния сохраняется и в 0-триггерах Тг 2 после прекращения тактовой серии импульсов Т 2 (так называемое "старое" слово состояния, фиг.Зг).В первую цепь тактирования импульсы Т поступают непрерывно, поэтому после каждого такта Т 1 на выходах Р-тригг"ров Тг 1 либо появляется новое слово состояния входных сигналов, либо подтверждаются старые уровни.По результатам сравнения этих уровней со "старым словом состояния входных сигналов, которое хранится в 0-триггерах Тг 2, формирователь 7 вырабатывает управляющие сигналь 1.Таким образом, рассмотренный вьпче режим регистрации, при котором на все разряды канальных регистров сдвига подаются согласованные тактовые импульсы Т 1, Т 2, соответствует условиям, при которых состояния входных сигналов анализатора изменяются в каждом такте регистрации, и эти изменения воспринимаются блоком 6 сравкения (входные состояния 1-3 на фиг,Зб), В этом режиме разрешено прохождение тактовых импульсов Т 2 через элементы И-НЕ 8, 10, счетчик 9 установлен в исходное состояние и не работает, зались данных в память коммутатора 5 производится по его первым входам и при регистрации слов состояний во внешнем регистраторе на дополнительном информационном выходе анализатора присутствует нулевой сигнал.Как только блок 6 сравнения зафиксирует стабильность состояний входных сигналов в течение хотя бы двух по 30 следовательных тактовых периодов, на его выходе устанавливается нулевой уровень (фиг,Зд), который отрабатывается формирователем. При этом на выходе триггера 21 формирователя 7 (фиг.Зк), по очередному такту Тф так-З 5 же устанавливается нулевой уровень, который подается на счетчик 9 и разрешает ему вести счет тактовых импульсов Т 1. Это разрешение остается в силе все время, пока по цепи 15 поступает нулевой уровень, т.е. пока стабильность состояний входных сигналов обеспечивает сохранение нулевого уровня на выходе блока 6 сравнения (на входе формирователя), 45В следующем такте Тф нулевой уровень устанавливается также на выходе триггера 22 формирователя 7 (фиг,Зл), и если период стабильности состояний входных сигналов продолжается более 0 чем два периода тактовой частоты, оба триггера 21 и 22 формирователя 7 оказываются в выключенном состоянии, по цепи 17 (фиг.Зн) с выхода формирователя 7 нулевой уровень поступает 55 на второй вход элемента И-НЕ 8 и за. прещает прохождение через нвго импульсов Т 2 во вторую цепь тактирова. ния. Последний импульс этой серии успевает продвинуть в память коммутатора 5, а затем и на информационные выходы то слово состояния входных сигналов, стабильность которого отметил блок 6. Последний импульс Т 2 проходит через элемент И-НЕ 8 в то время, когда триггер 21 уже находит-. ся в нулевом состоянии, а триггер 22 - еще в единичном (фиг.З к, л, е, ж, з - запись 4-го и 6-го состояний входных сигналов).Если стабильность состояний входных сигналов сохраняется больше двух тактовых периодов (фиг.Зб, входное состояние 6), поступление тактовых импульсов серии Т 2 прекращается, В-триггеры Тг 2 сохраняют неизменными записанные в них старые уровни входных сигналов. Блок 6 сравнения сравнивает их с постоянно обновляющимися входными данными на выходах 0-триггеров Тг 1 (тактовые импульсы Т 1 на Р-триггеры Тг 1 поступают непрерывно), и пока вновь воспринимаемые слова состояний входных сигналов не отличаются от "старого" слова, описанное состояние схемы не меняется.Однако как только блок 6 выявит изменение состояния хотя бы одного из входных сигналов, на его выходе появляется единичный уровень, Восприняв его со сдвигом по фазе, формирователь 7 по цепи 15 (фиг.Зк) запрещает работу счетчика 9 и по цепи 17 ,(фиг.З к, д) разрешает прохождение тактовых импульсов Т 2 через элементы И-НЕ 3, 10 во вторую цепь тактирования.Появление тактовых импульсов серии Т 2 восстанавливает условия продвижения от входов 1 анализатора через Р-триггеры групп 4 к информационным выходам анализатора. Однако в момент появления первого после снятия запрета с элемента И-НЕ 8 тактового импульса Т 2 на выходе формирователя 7 (цепь 16, фиг.Зм) появляется однократный отрицательный импульс, который через элемент И-НЕ 11 поступает на переключение направления коммутатора 5 и одновременно (единичным уровнем) - на дополнительный инфор. мационный выход анализатора.По первому тактовому импульсу Т 2 вновь воспринятые данные с выходов 0-триггеров Тг 1 переносятся в Птриггеры Тг 2, при этом хранившееся в Р-триггерах Тг 2 "старое" слово состояния теряется, так как н это время нвод данных в память коммутатора 5 разрешается не с первих, а с5 вторых входов, которые подключены к выходам раэрядон счетчика 9. В результате по первому после перерыва тактовому импульсу Т 2 в память комму О татора 5, а затем и в запоминающее устройство внешнего регистратора записывается накопленное к этому времени содержимое счетчика 9, причем одновременно в дополнительний (В+15 +1)-й канал запоминающего устройства записывается единичный признак, указывающий на то, что данная ячейка хранит отсчет времени, а не слово состояния входных сигналов.Потеря старого" слова состояния при считинании его с выходон 13-триггеров не имеет значения, так как оно уже записано н запоминающем устройстве. 25Очередное слово состояния с виходов 1-триггеров Тг 2 через первые входы коммутатора 5 записывается в его память, а затем и в запоминающее устройство, причем эта запись сопро 30 вождается введением нулевого признака в дополнительний (И+1)-й канал регистрации этого устройства.Если входные уровни остаются стабильными только в течение двух последовательных периодов тактовой час тоты (фиг.36, входное состояние 4), работа устройства не меняется, так как уровень запрета прохождения тактов Т 2 через элемент И-НЕ 8 не успевает сформироваться, прерывание так О товой серии Т 2 не производится, В этом случае стабильные в течение двух последовательных тактов состояния входных сигналов (состояние 4, фиг,Зб) записываются в память комму татора 5, а затем в запоминающее устройство внешнего регистратора по такту Т 2 описанным выше образом (при нулевом состоянии триггера 21 и положительном состоянии триггера 22, 50 см, фиг.Зж, э, л, к), а следующий тактовый импульс Т 2 совпадает по времени споявлением однократногоимпульса переключения коммутатора 5 по цепи 16 (фиг,Зм), в связи с чем в память 55 коммутатора 5 вместо повторной записи стабильных состояний с выходов Р-триггеров Тг 2 записывается содержимое счетчика 9, которнй в этой ситуации успевает просчитать толькоодин тактоний импульс, Одновременнозаписывается единица в дополнительный (И+1)-й служебный канал регистрации запоминающего устройства,Если же состояния входных сигналов остаются неизменными столь длительное время, что счетчик 10 успевает заполниться до предела, выходнойсигнал переноса этого счетчика черезэлемент И-НЕ 11 поступает на переключение входов памяти коммутатора 5 ина дополнительный информационный ви-ход анализатора. Этот же сигнал переноса через элемент И-НЕ 1 О вводитсяво вторую цепь тактирования и обеспечинает запись сначала н память коммутатора 5, а затем и в запоминающееустройство содержимого счетчика 9,сопроводив его записью единичногопризнака в дополнительный (И+1)-йканал регистрации запоминающего устройства.В описанном порядке устройство работает до полного завершения регистрации, в результате которой в запоминающем устройстве внешнего регистратора оказываются записанными все поступившие на входыанализатора слова состояний входных сигналов. Приэтом каждое слово состояния, существовавшее на входах анализатора не более одного тактового периода занимает по одной ячейке запоминающего устройства.Если слово состояния не изменяется на входах устройства в течениедвух и более тактон его запись взапоминающем устройстве занимает двеячейки. В первой иэ этих ячеек записывается само слово состояния входныхсигналов, а в следующей - двоичныйотсчет времени существования этогосигнала состояния, который сопровождается записью единичного признака вдополнительном (Х+1)-м канале регистрации.Если состояния входных сигналовне меняются в течение столь длительного периода времени, что счетчик 9успевает переполниться, число ячеекдля записи отсчетов времени возрастает (по одной ячейке на интервал времени, соответствующий полной емкостисчетчика 9). Запись каждого отсчетавремени, в том числе и отсчета попереполненному счетчику, сопровожда 9 1381512 1 Оется записью единичного признака ндополнительном (И+1)-м канале регистрации, В дальнейшем, при выводе накопленных данных на отображение,этот признак используется для восста 5новления реальной картины временныхдиаграмм сигналов исследуемого устройства,11 ри создании анализатора временных логических диаграмм по предлагаемой схеме можно ограничиться емкостьюпамяти, в дна раза меньшей, чем втех случаях, когда для хранения отсчетов времени используется отдельный 15блок памяти, что повышает эффективность использования оборудования.Некоторое сокращение числа записейслов состояний, связанное с тем, чтонаряду со словами состояний в томже блоке памяти регистрации записываются и хранятся данные по отсчетаминтервалов времени, существенногозначения не имеет, так как используе.мый принцип регистрации входных сигналов (по изменениям их состояний)позволяет в сотни и тысячи раэ повысить глубину регистрации данных посравнению с анализаторами, ведущимизапись состояний входных сигналов по30внутреннему генератору тактов, притой же емкости памяти регистрации.формула и з о б р е т е н и я.31 огический анализатор, содержа щий М групп по два последовательно соединенных 1)-триггера, где М-число информационных входов анализатора, блок сравнения, тактоный генератор, счетчик тактов, коммутатор и элемент задержки, причем информационные входы анализатора подключены к информационным входам первых триггеров групп, первая и вторая группы входов блока сравнения соединены соответст венно с выходами первых и вторых триггеров групп, выход тактового генератора соединен со счетным входом счетчика тактов, группа выходов счетчика тактов соединена с первой груп пой информационных входов коммутатора, группа выходов которого является группой информационных выходов анализатора, о т л и ч а ю щ и й с я тем, что, с целью повлвения эффектив но .ти использования оборудования, он дополнительно содержит Формирователь управляющих сигналов, три элемента И-НЕ и элемент НЕ, причем выход блока сравнения соединен с входом запуска Формирователя управляющих сигналов, синхронход которого соединен с выходом тактового генератора, первым входом первого элемента И-НЕ и через элемент задержки - с синхронходами первых триггеров группы, первый, второй, третий выходы формирователя управляющих сигналов соединены соответственно с входом разрешения счетчика тактов, вторым входом первого элемента И-НЕ и первым входом третьего элемента И-НЕ, второй вход которого соединен с выходом переноса счетчика тактов и первым входом второго элемента И-НЕ, выход первого элемента И-НЕ соединен с вторим входом второго элемента И-НЕ, выход которого соединен с синхронходами вторых 1)- триггеров групп, тактовым входом коммутатора, через элемент НЕ - с тактовым выходом анализатора, выход третьего элемента И-НЕ соединен с входом выбора направления коммутатора и является дополнительным информационным выходом анализатора, выходы вторых 1)-триггеров групп соединены с второй группой информационных входов коммутатора.2.Анализатор по п.1, о т л и ч а ю щ и й с я тем, что формирователь управляющих сигналов содержит два 1)-триггера, два элемента И-НЕ и элемент НЕ, причем синхронход формирователя подключен к информационному входу первого 1)-триггера, прямой выход которого подключен к информационному входу второго 1)-триггера, первому входу первого элемента И-НЕ и является первым выходом формирователя, вход запуска формирователя через элемент НЕ соединен с синхровходами первого и второго 1)-триггеров, инверсный выход первого 1)-триггера соединен с первым входом второго элемента И-НЕ, инверсный выход второго 1)-триггера соединен с вторыми входами первого и второго элементов И-НЕ, выходы которых являются соответственно вторым и третьим выходами формирователя.1381512 О 6 Составитель С.СтарчихиТехред Л. Олийнык дактор И.Рыбченк ектоР И,Куска 185 4 Тираж 704 ВНИИПИ Государственного к по делам изобретений и о 113035, Москва, Ж, РаушПодписноеР митета крытий ская на зводственно-полиграфическое предприятие, г, Ужгород, ул.Лроектна