Устройство для вывода информации

(5 Р 4 С 06 Г 13/О ПИСАНИЕ ИЗОБРЕТЕНИ ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ВТОРСНОМУ СВИДЕТЕЛЬСТ(71) Специальное конструкторское бюро "Кибернетика" с опытным производством Института кибернетики АН АЗССР (72) О.К. Нусратов, С.Б. Ситков, Р.К. Симонян и Е.Д, Дворянкина (53) 681.327.21(088.8)(56) Авторское свидетельство СССР 9 750170, кл. С 06 Р 3/04, 1980.Авторское свидетельство СССР В 1019429, кл. С 06 Г 3/04, 1983. (54) УСТРОЙСТВО ДЛЯ ВЫВОДА ИНФОРМАЦИ (57) Изобретение относится к автоматике и вычислительной технике и предназначено для вывода информации наустройства отображения. Целью изобретения является упрощение устройства. Устройство содержит регистры 1,6, счетчик 2, блок памяти 3, элементы И 4, 8, 9, коммутатор 5, элементзадержки 7 и элемент НЕ 10. Цель достигается введением в устройство элементов И 8, 9 и элемента НЕ 10, Этообеспечивает значительное сокращениеколичества оборудования и работу врежимах "Вывод, Вывод с сохранением информации", "Вывод информации изпроизвольной ячейки памяти", 3 ил,1 чч 3 Изобретение относится к автоматике и вычислительной технике и предназначено для вывода информации наустройства отображения,Цель изобретения - упрощение устройства,Яа фиг. 1 приведена блок-схемапредлагаемого устройства для выводаинформации; на фиг, 2 - блок-схемаблока памяти; на фиг. 3 - блок-схема 10коммутатора.УстрОйство для вывода информации(фиг. 1) содержит второй регистр 1,счетчик 2, блок 3 памяти, первый элемент И 4, коммутатор 5, первый регистр 6, элемент 7 задержки, второй 8, третий 9 элементы И, элементНЕ 10. Блок памяти (фиг. 2) содержитдешифратор 11, первый 12, второй 13,и-ый 14 элементы памяти. Коммутатор И(фиг, 3) содержит элемент НЕ 15,первый 16, второй 17, и-ый 18 элементы 2 И-ИЛИ.Устройство для вывода информацииможет работать в режимах "Вывод",тт"Вывод информации из произвольнойячейки памяти блока памяти", "Выводинформации из зоны памяти блока памяти". 30Работа устройства для вывода информации в режиме "Вывод" осуществ -ляется следующим образом.По третьему управляющему входуустройства сигнал уровня одновременно поступает на разрешающий вход элемента И 8 и на управляющий вход счетчика 2, тем самым переводя его в режим "Регистр". По второму управляющему входу устройства сигнал низкого 40уровня одновременно поступает на управляющий вход блока 3 памяти, переводя его в режим "Хранение", а также -на разрешающий вход первого элемента И 4, проходит через него и поступает на управляющий вход коммутатора 5, тем самым запрещая прохождениечерез него сигналов с группы информационных выходов блока 3 памяти и разрешая прохождение сигналов с группы 50информационных выходов регистра 1 нагруппу информационных входов регистра 6. На группу информационных входов регистра 1 и счетчика 2 по группам информационных входов устройства 55поступают информационные сигналы, содержащие код информации и код адресаячейки памяти, а также код режима 35 1блока 3 памяти "Чтение/Запись" (коду"Чтение" соответствует сигнал высокого уровня, коду "Запись" соответствует сигнал низкого уровня), По первому управляющему входу устройствана синхровход счетчика 2 поступает синхроимпульс и тем самым записываетв него код адреса, имеющийся на егогруппе информационных входов. Этотже синхроимпульс одновременно поступает на информационный вход второго элемента И 8 и на вход элемента 7 задержки, и так как на разрешающем входе второго элемента И 8 имеется сигнал высокого уровня, то синхросигнал проходит через него и поступает насинхровход регистра 1, тем самым записывая в него код информации и кодрежима блока 3 памяти, имеющиеся наего группе информационных входов. Свыхода элемента 7 задержки задержанный синхросигнал поступает на синхровход выходного регистра 6 и тем самым записывает в него коды, имеющиеся на его обеих группах информационных входов, поступивших с группы информационных выходов коммутатора 5 и с группы информационных выходов счетчика 2, С группы информационных выходов регистра 6 информационные сигналы поступают на группу информационных выходов устройства,Работа устройства для вывода информации в режиме ттВывод с сохранением информации" осуществляется следующим образом.По третьему управляющему входу устройства сигнал высокого уровня поступает на разрешающий вход элемента И 8 и на управляющий вход счетчика 2, тем самым переводя его в режим"Регистр". По второму управляющемувходу устройства сигнал высокого уровня одновременно поступает на разрешающий вход элемента И 4 и на управляющий вход блока 3 памяти, приэтом последний переходит в режим работы "ЗаписьЧтение". По группе информационных входов устройства информационные сигналы, содержащие код информации, код режима блока 3 памяти,код адреса, поступают на группу информационных входов регистра 1 и счетчика 2, По первому управляющему входу устройства одновременно на вход элемента 7 задержки, информационный входэлемента И 8, на синхровход счетчи 1273935ка 2 поступает синхроимпульс, приэтом в последний записывается код адреса, имеющийся на его группе информационных входов, Ввиду того, что наразрешающем входе элемента И 8 имеется сигнал высокого уровня, синхроимпульс проходит через него и поступает на синхровход регистра 1,темсамым разрешая запись в него кода информации и кода режима работы блока 10памяти Запись , имеющихся на егогруппе информационных входов. С группы информационных входов регистра 1сигналы одновременно поступают нагруппу информационных вхбдов блока 3 15памяти и на группу информационныхвходов коммутатора 5,Одновременно с информационного выхода регистра 1 сигнал Записьп поступает на информационный вход элемента И 4 и через элемент НЕ 10 навход элемента И 9, Ввиду того, чтона разрешающем входе элемента И 4имеется сигнал высокого уровня, а наего информационном входе - сигнал 25Запись", на выходе формируется сигнал низкого уровня, который поступает на управляющий вход коммутатора 5,тем самьм запрещая прохождение сигнала через него с группы информаци- З 0онных выходов блока 3 памяти и разрешая прохождение сигнала с группыинформационных выходов регистра 1 нагруппу информационных входов регистра 6. С группы информационных выходов счетчика 2 сигналы одновременнопоступают на группу адресных входовблока 3 памяти и на другую группу информационных входов регистра 6.Синхроимпульс, имеющийся на входеэлемента 7 задержки, проходит черезнее, одновременно поступает на информационный вход третьего элемента И 9и на синхровход регистра 6, тем самым разрешая запись кодов, имеющихся 45на его обеих группах информационныхвходов.С группы информационных входов регистра 6 сигналы поступают на группуинформационных выходов устройства.Вследствие того, что на разрешающемвходе элемента И 9 имеется сигналвысокого уровня, синхроимпульс проходит черезнего и поступает на другойуправляющий вход блока 3 памяти, темсамым разрешая запись кодов, имеющихся на его группе информационных входов в ячейку памяти, адрес которой установлен на группе адресных входовблока 3 памяти,Работа устройства для вывода информации в режиме Вывод информациииз произвольной ячейки памяти блокапамяти" осуществляется следующим образом.По третьему управляющему входуустройства сигнал высокого уровня поступает на разрешающий вход элемента И 8 и на управляющий вход счетчика 2, тем самым переводя его в режим"Регистр". По второму управляющемувходу устройства сигнал высокогоуровня одновременно поступает на разрешающий вход первого элемента И 4и на управляющий вход блока 3 памяти.При этом последний переходит в режимработы "Запись/Чтение". По группе информационных входов устройства информационные сигналы, содержащие код информации, код режима блока 3 памяти,код адреса, поступают на группу информационных входов регистра 1 и счетчика 2. 1По первому управляющему входу устройства одновременно на вход элемента 7 задержки, информационный вход второго элемента И 8 и на синхровход счетчика 2 поступает синхроимпульс, при этом в последний записывается код адреса, имеющийся на его группе информационных входов. Ввиду того, что на разрешающем входе элемента И 8 имеется сигнал высокого уровня, синхроимпульс проходит через него и поступает на синхровход регистра 1, тем самым разрешая запись в него кода информации и кода режима работы блока 3памяти Чтение . С группы информаци -онных выходов реверсивного счетчика 2 сигналы одновременно поступают на группу адресных входов блока 3 памяти и на группу информационных входов регистра 6. С группы информационных выходов регистра 1 сигнал "Чтение" одновременно поступает на информационный вход элемента И 4 и через элемент И 10 на разрешающий вход элемента И 9, тем самым запрещая прохождение через него синхросигнала, поступающего на его информационный вход с выхода элемента 7 задержки, при этом на выходе элемента И 9 появляется сигнал низкого уровня, который поступает на другой управляющий вход блока 3 памяти и переводит последний5 1273в режим "Чтение". При этом из заданной ячейки памяти, адрес которой установлен на группе адресных входовблока 3 памяти, считывается имеющийся там код. Сигналы с группы информационных выходов блока 3 памяти поступают на группу информационных входовкоммутатора 5. Ввиду того, что наразрешающем входе элемента И 4 имеется сигнал высокого уровня, а на ин- Оформационный вход поступил сигнал"Чтение", на его выходе вырабатывается сигнал высокого уровня, которыйпоступает на управляющий вход коммутатора 5 и тем самым запрещает прохождение через него сигналов с группы информационных выходов регистра Ии разрешает прохождение сигналов сгруппы информационных выходов блока 3памяти на другую группу информацион Оных входов регистра 6. Синхроимпульс,имеющийся на входе элемента 7 задержки, проходит через нее и поступаетна синхровход выходного регистра 6,тем самым разрешая запись в него имеющегося на обеих группах его информационных входов сигнала. С группы информационных выходов регистра 6 информационные сигналы поступают нагруппу информационных выходов уст- Зоройства,Работа устройства для вывода информации в режиме "Вывод информации. из зоны памяти блока памяти" осуществляется следующим образом.35По третьему управляющему входуустройства сигнал высокого уровняпоступает на разрешающий вход второго элемента И 8 и на управляющий входсчетчика 2, тем самым переводя его 4 Ов режим "Регистр", По второму управляющему входу устройства сигнал высокого уровня одновременно поступаетна разрешающий вход первого элемента И 4 и на управляющий вход блока 3 45памяти, при этом последний переходитв режим работы "Запись/Чтение", Погруппе информационных входов устройства информационные сигналы, содержащие код информации, код режима блока 3 памяти, код адреса, поступаютна группу информационных входов регистра. 1 и счетчика 2. По первому управляющему входу устройства одновременно на вход элемента 7 задержки,информационный вход второго элемента И 8 и на синхровход счетчика 2 поступает синхроимпульс, при этом в по 935 бследний записывается код адреса, имеющийся на его группе информационных входов. Ввиду того, что на разрешающем входе второго элемента И 8 име- ется сигнал высокого уровня, синхроимпульс проходит через него и поступает на синхровход регистра 1,тем самым разрешая запись в него кода информайии и кода режима работы блока 3 памяти "Чтение",С группы информационных выходов счетчика 2 сигналы одновременно поступают на группу адресных входов блока 3 памяти и группу информационных входов регистра б. С группы информационных входов регистра 1 сигнал 1 Чтение 1 одновременно поступает на информационный вход первого элемента И 4 и через элемент НЕ 10 на разрешающий вход элемента И 9, тем самым запрещая прохождение через него синхросигнала, поступающего на его информационный вход с выхода элемента 7 задержки, при этом на выходе третьего элемента И 9 появляется сигнал низкого уровня, который поступает на другой управляющий вход блока 3 памяти, и переводит последний в режим Чтение". При этом из заданной ячейки памяти, адрес которой установлен на группе адресных входов блока 3 памяти, считывается имеющийся там код. Сигналы с группы информационных выходов блока 3 памяти поступают на группу информационных входов коммутатора 5Ввиду того, что на разрешающем входе элемента И 4 имеется сигнал высокого уровня, а на информационный вход поступил сигнал "Чтение", то на его выходе вырабатывается сигнал высокого уровня, который поступает на управляющий вход коммутатора 5, тем самым запрещая прохождение через него сигналов с группы информационных выходов регистра 1 и разрешая прохождение сигналов с группы информационных выходов блока 3 памяти на другую группу информационных входов регистра 6Синхроимпульс, имеющийся на входе элемента 7 задержки, проходит через нее и поступает на синхровход регистра б, тем самым разрешая запись в него кода, имеющегося на обеих группах информационных входов. С группы информационных выходов регистра 6 информационные сигналы поступают на группы информационных выходов устройразрешает запись кода, имеющегося на группе информационных входов выбран 4 ного элемента памяти, в ячейку памяти, адрес которой установлен на группе адресных входов данного элемента памяти.В режимах Вывод информации из произвольной ячейки памяти блока памяти" и "Вывод информации из эоны памяти блока памяти" по управляющему входу блока 3 памяти сигнал высокого уровня поступает на разрешающий вход дешифратора 11 и тем самым разрешает сигнал "Выборка" на одном из его выходов, соответствующему коду, имеющемуся на его группе информационных входов. С выхода дешифратора 11 сигнал "Выборка" поступает на управляю 7 1273ства, После этого по третьему управляющему входу устройства сигнал низРкого уровня одновременно поступаетна разрешающий вход элемента И 8 ина управляющий вход счетчика 2, темсамым переводя последний в режим"Счетчик , По первому управляющемувходу устройства синхроимпульс одновременно поступает на вход элемента 7 задержки, синхровход счетчика 2 1 Ои на информационный вход элемента И 8,и так как на его разрешающем входеимеется сигнал низкого уровня, тоуказанный синхроимпульс не проходитчерез него, и на выходе второго элемента И 8 вырабатывается сигнал низкого уровня, который поступает насинхровход регистра 1 и тем самым запрещает запись в него кода, имеющегося на группе его информационных входов. Синхроимпульс, имеющийся на синхровходе счетчика 2, наращивает егосодержание, и с его группы информационных выходов сигналы поступают надругую группу информационных входов 25регистра 6 и на группу адресных входов блока 3 памяти. При этом из ячейки памяти, адрес которой установленна группе адресных входов блока 3 памяти, считывается код. С группы информационных выходов блока 3 памятисигналы поступают на другую группувходов коммутатора 5, проходят черезнего и поступают на группу информационных входов регистра 6. 35С выхода линии задержки синхросигнал поступает на синхровход регистра 6, тем самым разрешая записьв него кода, имеющегося на обеихгруппах его информационных входов, 40С группы информационных выходов регистра 6 информационные сигналы поступают на группу информационныхвыходов устройства. Указанный циклработы устройства повторяется до тех 45пор, пока по третьему управляющемувходу устройства не поступит сигналвысокого уровня, Данный режим работыустройства для вывода информациипозволяет осуществить вывод информации из блока 3 памяти без участиявнешнего источника информации,Работа блока памяти 3 зависит отрежима работы устройства и осуществляется следующим образом. 55В режимах "Вывод", "Вывод с сохра.некием информации", "Вывод информации из произвольной ячейки памяти 935 8 блока памяти", "Вывод информации из зоны памяти блока памяти" по группе адресных входов блока 3 памяти ин/формационные сигналы, определяющие адрес ячейки и номер элемента памяти, поступают из группы адресных входов первого 12, второго 13, и-ого 14 элементов памяти и на группу информационных входов дешифратора 11. По группе информационных входов блока памяти 3 информационные сигналы поступают на группы информационных входов первого 12, второго 13, и-го 14 элементов памяти. В режиме Вывод" по управляющему входу блока памяти 3 сигнал низкого уровня поступает на разрешающий вход дешифратора 11 и тем самым запрещает выработку сигна ла "Выборка" на выходе, соответствующему коду, имеющемуся на его группе информационных входов. Вследствие этого первый 12, второй 13, и-й 14 элементы памяти работают в режиме "Хранение".В режиме Вывод с сохранением информации по управляющему входу блока 3 памяти сигнал высокого уровня поступает на разрешающий вход дешифратора 1 и тем самым разрешает выборку сигнала "Выборка" на одном из выходов, соответствующему коду, имеющемуся на его группе информационных входов. С выхода дешифратора 11 сиг-. нал "Выборка" поступает на управляющий вход соответствующего элемента памяти. По другому управляющему входу блока 3 памяти сигнал "Запись" одновременно поступает на другой управляющий вход первого 12, второго 13, и-го 14 элементов памяти и тем самым935 1 Огруппу информационных выходов коммутатора 5,В предлагаемом устройстве значительно сокращено количество оборудования и тем самым упрощена его схемная реализация. 1273 щему входу коммутатора сигнала низкого уровня, который одновременнопоступает на первые управляющие входы первого 16, второго 17, и-го 18элементов 2 И-ИЛИ и на вход элемента НЕ 15, с выхода которого сигналвысокого уровня одновременно поступает на вторые управляющие входы первого 16, второго 17, и-го 18 элементов 2 И-ИЛИ, разрешается прохождениесигналов с вторых информационных входов и запрещается прохождение сигнала с первых информационных входов навыходы первого 16, второго 17, и-го18 элементов 2 И-ИЛИ. С приходом по 40управляющему входу коммутатора 5 сигнала высокого уровня, который одновременно поступает на первые управляющие входы первого 16, второго 7,и го 18 элементов 2 И-ИЛИ и на вход 45элемента НЕ 15, с выхода которогосигнал низкого уровня одновременнопоступает на вторые управляющие входы первого 16, второго 17, и-го 18элементов 2 И-ИК, разрешается прохож дение сигналов, имеющихся на первыхинФормационных входах и запрещаетсяпрохождение сигналов, имеющихся навторых информационных входах, на выходы первого 16 второго 7, и-го 18 55элементов памяти. С выхода первого 16,втрого 17, 11 -го 18 элементов2 И-ИЛИ сигналы поступают на щий вход соответствующего элемента памяти. По другому управляющему входу блока 3 памяти сигнал "Чтение" од - новременно поступает на другой управляющий вход первого 12, второго 13, и-го 14 элементов памяти и тем самым разрешает считывание кодов из ячейки памяти, ацрес которой установлен на группе адресных входов избранного элемента памяти. С выходов элементов памяти информационные сигналы поступают на группу информационных выходов блока 3 памяти.Работа коммутатора 5 осуществляется следующим образом. 15По группе информационных входов коммутатора информационные сигналы поступают на вторые информационные входы первого 16, второго 17, и-го 18 элементов 2 И-ИГИ, по другой группе 20 информационных входов коммутатора 5 информационные сигналы поступают на первые информационные входы первого 16, второго 17, и-го 18 элементов 2 И-ИЛИ. С приходом по управляю Формула изобретения Устройство для вывода информации, содержащее два регистра, :четчик, блок памяти, коммутатор, первый элемент И и элемент задержки, вход которого, объединенный со стробирующим входом счетчика, является первым управляющим входом устройства, а выход подключен к стробирующему входу первого регистра, выходы которого являются выходами устройства, входы второго регистра являются информационными входами устройства, выходы группы второго регистра подключены к инФормационным входам блока памяти и к информационным входам первой группы коммутатора, выходы счетчика соединены с адресными входами блока памяти, выходы которого подключены к информационным входам второй группы коммутатора, выходы которого соединены с информационными входами первой группы первого регистра, выход второго регистра. соединен с первым входом первого элемента И, второй вход которого является вторым управляющим входом устройства, а выход подключен к управляющему входу коммутатора, о т л и ч а ю щ е е с я тем,что, с целью упрощения устройства,оно содержит второй и третий элементы И и элемент НЕ, вход которого соединен с выходом второго регистра,выход - с первым входом третьего элемента И, второй вход которого подключен к выходу элемента задержки,а выход - к первому управляющему входу блока памяти, второй управляющийвход которого является вторым управляющим входом устройства, первый входвторого элемента И и второй его вход,объединенный с управляющим входомсчетчика, являются первым и третьимуправляющими входами устройства соответственно, выход второго элемента Исоединен со стробирующим входом второго регистра, информационные входывторой группы первого регистра соединены с выходами счетчика, входы которого являются адресными входами устройства..юка Ф Составитель И. ЛлексеевРедактор С. Лисина Техред Л.Сердюкова орректор кмар дписн 71 нного о ен 4/ Прои твенно-полигра аказ 6478/47 Тираж ВКИИПИ Государст по делам изобр 113035, Москва, Ж С группы бьтдоб аааааУгрюм Ююд8, Я ета СССытийнаб., д предприятие, г. Ужгород, ул. Проектная