Микропрограммное устройство управления

СОЮЗ ОжТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 504 С 06 БРЕТ сится к област и и может быть ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ОПИСАНИЕ ВТОРСИОМУ СВИДЕТЕЛ(56) Авторское свидетельство СССУ 1003084, кл. С 06 Р 9/22, 1982Авторское свидетельство СССРУ 830383, кл, С 06 Р 9/22, 1978.(57) Изобретение отновычислительной техник яспользовано в устроиствах управления ЭВМ. Целью изобретения являетсяповышение достоверности Аункционирования. Устройство содержит коммутатор, счетчик адреса, блок памяти,регистр микрокоманд, блок анализалогических условий, элемент сверткипо модулю, счетчик, триггер, два элмента И, два элемента ИЛИ, элементНЕ. Цель достигается за счет введения элемента НЕ, счетчика и блокаанализа логических условий. 3 ил.Изобретение относится к вычислительной технике и может быть использовано в устройствах управления цифровых вычислительных машин,Целью изобретения является повышение достоверности функционирования.На фиг. 1 представлена Функциональная схема устройства; на Фиг. 2функциональная схема блока анализалогических условий; на фиг, 3 - временная диаграмма работы устройства.Устройство содержит коммутатор 1,счетчик 2 адреса, блок 3 памяти,регистр 4 микрокоманд, блок 5 анализа логических условий, узел 6 свертки 15по модулю, счетчик 7, триггер 8, элементы ИЛИ 9, 10, элементы И 11, 12,элемент НЕ 13, входы 14 кода команды15 логического условия перехода, 16логического условия приема кода команды устройства., первый 17 и второй18 входы тактовых импульсов устроиства, входы 19 начальной установки,20 выборки микрокоманды, 21 логического условия обращения к резервной 25зоне памяти устройства, выходы 22 кода микрооперации, 23 индикации правильной работы, 24 индикации неправильной работы устройства,Блок анализа логических условий ЗОсодержит дешифратор 25, элементы И26-29, элемент НЕ 30, элементы ИЛИ31, 32, выходы 33 признаков режимовприема кода команды, 34 записи адреса перехода, 35 последовательного выполнения микрокомацц,Устройство работает сл:едующим образом. При включении питаний на устройство по входу 19 подается сигнал сброса, например, от блока управления вычислительного устройства (не показано).При этом в счетчике 2 адреса устанавливается нулевой код адреса, в регистре 4 микрокоманд устанавливается нулевой код микрокоманды, счетчик 7 устанавливается в "0" (шина сброса счетчика не показана). Сигналом сброса с входа 19 через элемент ИЛИ 10 сбрасывается триггер 8, который при 5 О этом на выход 23 выдает признак запрета, например, в блок управления вычислительного устройства (не показан), Сигнал "0" с выхода 23 в блоке управления вычислительного устройства 55 может быть использован, например, для запрещения выполнения даннои микро- команды процессором. С выхода триггера 8 сигнал "0" поступает также на первый вход элемента И 29 блока 5, закрывая его дляпрохождения тактового импульса с входа 17, При этом блок 5 сигналы на выходе не вырабатывает,Работа устройства производится приподаче на входы 17 и 18 тактовых импульсов и на вход 20 сигнала выборкимикрокоманды, например, от блока управления вычислительного устройства(не показан). Названные сигналы подаются в соответствии с временнойдиаграммой (фиг. 3).Сигнал с входа 20 поступает науправляющий вход блока 3 памяти и ре-,гистр 4 микрокомащ . Так как счетчикобнулен, то с его второго выхода(второй разряд счетчика) через элемент ИЛИ 9 на второй адресный входблока 3 памяти (например, на входстаршего разряда адреса) поступаетсигнал "0" при этом считывание производится с ячеек рабочей зоны блока3 памяти,Считанная микрокоманда с блока 3передается на информационный входрегистра 4 микрокоманд. По заднемуфронту сигнала с входа 20 информациязаписывается в регистр 4Микрокоманда разделена на три поля:в 1-м поле размещены логические условия режима работы устройства, во2-м - адрес следующей микрокоманды,в 3-м - код опереционнои части микрокоманды, Признаки логических условий поступают на информационный входдешифратора 25 блока 5, адрес следующей микрокоманды - на первый входкоммутатора 1, код операционной микрокоманды - на выход 22 устройства,В предлагаемом устройстве поле логических условий содержит два разряда,состояние которых определяет выполнение следующих операций (режимов):пОО" - прием кода команды, н 01 нпоследовательное выполнение микрокоманд, "10" - безусловный переход, 11"условный переход.В первом поле может быть и другоеколичество разрядов, Кроме того, свыхода регистра 4 микроманд сигналысо всех разрядов, включая контрольные, поступают на узел 6 свертки.Последний производит свертку кодамикрокоманды, например, по модулюдва, причем при достоверности данныхна выходе узла 6 свертки устанавливается сигнал1" Результат с вы267415 4 10 15 20 25 30 35 4550 55 3 1 хода узла 6 свертки поступает на вход элемента И 11, а через элемент НЕ 13 на вход элемента И 12. На другие входы элементов И 11, 12 с входа 17 поступает тактовый импульс первый (см. временную диаграмму,фиг. 3),При отсутствии в коде микрокоманды ошибки, на выходе элемента И 11 по тактовому импульсу с входа 17 вырабатывается сигнал, который поступает на вход установки в ноль счетчика 7 и вход установки в единицу триггера 8, По данному сигналу подтверждается нулевое состояние счетчика 7, а триггер 8 устанавливается в единичное состояние и выдает на выход 23 сигнал разрешения выполнения опера,ционной микрокоманды,например в блок управления вычислительного устройства. Кроме того, сигналом разрешения с выхода триггера 8 открывается элемент И 29 блока 5, При этом тактовый импульс с входа 17 проходит на стробирующий вход дешифратора 25, Микро- команда по нулевому адресу блока в 3-м поле содержит пустую операцию, при выполнении которой содержимое, например, регистров процессора не изменяется, Во 2-м поле - нулевой код адреса следующей микрокоманды и в 1-м поле признаков - также нулевой код, что соответствует "загрузке", По нулевому коду признака условий, поступающему на информационный вход дешифратора 25, последний вырабатывает по тактовому импульсу с входа 17 сигнал на выходе 33. Сигнал с выхода 33 дешифратора 25 блока 5 посту-, пает на первый вход элемента И 28 и на управляющий вход коммутатора 1.При этом вход 14 подключается к информационномувходу счетчика 2 адреса. При отсутствии сигнала на входе 16 блок 5 на выходах 34 и 35 сигналов не вырабатывает, а следовательно, и не изменяет содержимого счетчика 2 адреса, при этом и с блока 3 памяти будет постоянно выбираться нулевая ячейка, т.е. режим ожидания приема кода команды.При наличии сигнала, поступающего на устройство по входу 16, подтверждающего, что код команды на входе 14 выставлен, на выходе элемента И 28 вырабатывается сигнал, Сигнал с вы= хода элемента И 28 блока 5 через эле- мент ИЛИ 31 поступает на синхронизирующий вход счетчика 2 адреса. По заднему фронту сигнала с выхода 34 данные, поступающие на информационный вход счетчика 2, адреса, заносятсяв последний. Затем, на входе 20 выставляется сигнал, а на входе 18тактовый импульс (фиг. 3), С входа18 тактовый сигнал поступает черезэлемент ИЛИ 10 на вход установки вноль триггера 8, последний сбрасывается и выставляет на выходе 23 сигнал "0".По сигналу с входа 20, аналогичновышеописанному, считывается перваямикрокоманда микропрограммы, котораясчитывается из рабочей зоны блока 3по адресу, принятому в счетчике 2,Считанная.микрокоманда заносится врегистр 4 микрокоманд. Микрокомандапередается на выход 22 устройства,После свертки кода микрокоманды вузле 6 свертки по тактовому импульсус входа 17 при отсутствии ошибки вданных на выходе элемента И 11 вырабатывается сигнал на вход установкив единицу триггера 8,Триггер 8 устанавливается в единичное состояние и выдает на выход23 сигнал индикации правильной работы, т.е. разрешения выполнения микро"команды. В зависимости от кода признаковусловий в 1-м поле микрокоманды надешифраторе 25 блока 5 вырабатываются сигналы на одном из его выходов.При последовательной выработке микрокоманд из блока 3 памяти вырабатывается сигнал на третьем выходе дешифратора 25 блока 5, который через элемент ИЛИ 32 поступает с выхода 35блока 5 на счетный вход счетчика 2адреса. При этом содержимое счетчика 2 увеличивается на единицу, Микропрограммы имеют и общие (одни и теже) микрокоманды. По коду "10" признака безусловного перехода сигнал вы"рабатывается на втором выходе дешифратора 25 блока 5, который через элемент ИЛИ 31 передается на синхронизирующий вход счетчика 2 адреса, Таккак на коммутатор 1 сигнал с первоговыхода дешифратора 25 блока 5 невырабатывается, то по сигналу "О".с выхода 33 блока 5 через ИЛИ 9 к информационному входу счетчика 2 адреса подключены выходы регистра 4,микрокоманд (код 2-го поля микрокоманды),Код 2-го поля микрокоманды по сигналу с выхода 34 блока .5 заносится врокоманды, При подаче следующего сигнала обращения на вход 20 с рабочей зоны блока 3 памяти считывается повторно та же микрокоманда. Повторное считывание производится для определения неисправность это или сбой. При повторном считывании данных с рабочей зоны блока 3 памяти и их достовернос" ти с выхода узла 6 свертки выдается сигнал "1" на вход элементов НЕ 13 и И 11. По тактовому импульсу с входа 17 на выходе элемента И 11 вырабатывается сигнал, который поступает на вход установки в ноль счетчика 7 и на вход установки в единицу триггера 8, Последний устанавливается и выдает на выход 23 сигнал разрешения, при этом устройство продолжает исправно Функционировать,При повторном считывании микро- команды с рабочей зоны блока 3 памяти и обнаружении сбоя, на выходе узла 6 свертки вырабатывается сигнал "0", который через элемент НЕ 13 открывает элемент И 12, По тактовому импульсу с входа 17 на выходе элемента И 12 вырабатывается сигнал, который поступает на счетный вход счетчика 7 и увеличивает на единицу его содержимое, т.,е. на счетчике 7 устанавливается сигнал на выходе второго разряда. Сигнал с выхода второго рязряда счетчика 7 поступает через элемент ИЛИ 9 на второй адресный вход блока 3 памяти, тем самым к выборке подключается резервная зона блока 3 памяти, В счетчике 2 адреса адрес не изменяется, так как блок 5 при сигнале запрета с триггера 8 сигналов на выходах 33-35 не вырабатывает.По следующему сигналу с входа 20 происходит считывание той же микро- команды с резервной зоны ячеек блока 3 памяти. Г 1 о заднему Фронту сигнала с входа 20 считанная с резервной зоны 3 блока микрокоманда записывается в регистр 4 микрокоманд.При достоверности считанной микро- команды с узла 6 свертки выдается сигнал "1", который открывает элемент И 11. С выхода элемента И 11 сигнал поступает на вход установки в ноль счетчика 7 и на вход установки в единицу триггера 8, Счетчик 7 сбрасывается, на втором адресном входе блока 3 памяти устанавливается сигнал "О", тем самым к выборке подключается рабочая зона ячеек блока 3 памя-. ти, и далее устройство продолжает нор 5 1267415 брегистр 2 адреса и определяет адресследующей микрокоманды,В командах микропрограммы условного перехода используется признакпроверки условия перехода, при этоЫ5,сигнал вырабатывается на четвертомвыходе дешифратора 25 блока 5. Сигналс четвертого выхода дешифратора 25поступает на элементы И 26, 27, Навторые входы элементов И 26, 27 поступает сигнал с входа 15 устройства,причем на элемент" И 27 с входа 15сигнал поступает через элемент НЕ 30.Сигнал на вход 15 может выставляться,например,. с флаговой логики процессора (не показан). В зависимости от зназначения ("0" или "1") сигнала навходе 15, вырабатывается сигнал навыходе элемента И 27 или И 26 соответственно, который через элементИЛИ 31 или через элемент ИЛИ 32 поступает на синхронизирующий или счетный соответственно входы счетчика2 адреса, Это позволяет изменить последовательность выбираемых микрокоманд в зависимости от значения сигнала внешнего условия на входе 15. Привыборке и исполнении всей последовательности микрокоманд микропрограммыустройство осуществляет переход к30выборке нулевой ячейки. Переход осуществляется, как было выше описано,по коду "10" признака условия "прием" При этом устройство переходитна режим ожидания приема следующейкоманды с входа 14, т,е. выбираетсяъ 5постоянно нулевая ячейка блока 3 па-мяти.При возникновении сбоя в коде микрокоманды, считанной с рабочей зоны40блока 3 памяти с узла 6 свертки выдается сигнал "0", который через элемент НЕ 13 открывает по второму входу элемент И 12, При этом тактовыйимпульс с входа 17 проходит через45элемент И 12 на счетный вход счетчика 7 подключения резерваСигнал на установку триггера 8с выхода элемента И 11 не вырабатывается, поэтому триггер 8 не снимает50сигнала запрета с выхода 23, 1 ак каксигналом запрета с входа 23 закрытэлемент И 29 блока 5, то с выходаназванного элемента И 29 сигнал настробирующий вход дешифратора 25 непоступает и блок 5 сигналы на шинах5533-35 не вырабатывает.В результате чего в счетчике 2адреса сохраняется адрес сбойной мик 7 12674 мально функционировать как это описано выше,При обнаружении ошибки в коде микрокоманды, считанной с резервной зоны блока 3 памяти, вырабатывается сигнал на выходе элемента И 12, который увеличивает содержимое счетчика 7 на единицу. При этом в названном счетчике 7 устанавливается единица в первом и во втором разрядах, Триггер 8 продолжает находиться в сброшенном состоянии, так как на выходе элемента И 11 сигнал не вырабатывается, и с выхода триггера 8 продолжается выдача сигнала запрета на выход 23. В результате чего изменения адреса в счетчике 2 адреса не происходит.С второго выхода счетчикавыдается сигнал "1", который через элемент ИЛИ 9 поступает на второй адресный вход блока 3 памяти, тем самым подключая к выборке резервную зону ячеек блока 3 памяти.По следующему сигналу обращения с шины 20 выбирается повторно та же микрокоманда с резервной зоны блока 3 памяти, Аналогично, при достоверности считанной микрокоманды на выходе элемента И 11 вырабатывается сигнал, который сбрасывает счетчик 7 ,и устанавливает триггер 8, Последний выставляет сигнал разрешения на выходе 23, а счетчик 7 подключает к выборке рабочую зону блока 3 и устрой 35 ство продолжает исправно функционировать.При обнаружении сбоя в коде микро- команды, аналогично описанному, на выходе элемента И 12 вырабатывается40 сигнал, который поступает на счетный вход счетчика 7 и увеличивает его содержимое на единицу, При этом в счетчике 7 устанавливается единица в третьем разряде, так как предыду 45 щее значение счетчика 7 равнялось трем. Сигнал с третьего разряда упомянутого счетчика 7 поступает на выход 24 устройства и сигнализирует о его неисправности. Данный сигнал мо 50 жет использоваться, например, для останова устройства, Для проверки исправности ячеек памяти резервной зоны блока 3 памяти, например, в диагностических тестах, используется второй вход элемента ИЛИ 9. По входу55 21 на вход элемента ИЛИ 9 подается сигнал, например, от блока управления вычислительного устройства (не 15 8показан) С выхода элемента ИЛИ 9 сигнал поступает на второй адресный вход блока 3 памяти, при этом к выборке будет постоянно подключена резервная зона блока 3 памяти. По наличию сигнала на входе 21 судят о неисправности ячеек памяти резервной зоны блока 3.Формула изобретенияМикропрограммное устройство управления, содержащее коммутатор, счетчик адреса, блок памяти, регистр микрокоманд, узел свертки по модулю, триггер, два элемента ИЛИ, два элемента И, причем выход коммутатора подключен к информационному входу счетчика адреса, выход которого подключен к входу младших разрядов адреса блока памяти, выход которого подключен к информационному входу регистра микрокоманд, выход поля операционной части микрокоманды регистра микрокоманд подключен к выходу кода микрооперации устройства, информационному входу узла свертки по модулю, первый информационный вход коммутатора подключен к входу кода команды устройства, о т л и ч а ю щ е е с я тем, что, с целью повьппения достоверности функционирования, в него введе.ны элемент НЕ, счетчики и блок анализа логических условий, причем вход выборки микрокоманды устройства подключен к входу записи - считывания блока памяти и к синхровходу регистра микрокоманд, вход начальной установки устройства подключен к входам установки в ноль счетчика адреса и регистра микрокоманд и к первому входу первого элемента ИЛИ, выход которого подключен к входу установки в ноль триггера, первый вход тактовых импульсов устройства подключен к первому стробирующему входу блока анализа логических условий и к первым входам первого и второго элементов И, выход первого элемента И подключен к входу установки в ноль счетчика и к входу установки в единицу триггера, выход которого подключен к выходу индикации правильной работы устройства и к входу разрешения анализа логических условий, выход узла свертки по модулю подключен к второму входу первого элемента И и через элемент НЕ - к второму входу второго элемента И, выход которого подключен9 12674 к счетному входу счетчика, выходы второго и третьего разрядов которого подключены соответственно к перво- му входу второго элемента ИЛИ и к выходу индикации неправильной работы устройства, вход логического условия обращения к резервной зоне памяти устройства подключен к второму входу второго элемента ИЛИ, выход которого подключен к входу старшего разряда адреса блока памяти, выходы признаков режимов приема кода команды, записи адреса перехода и последовательного выполнения микрокоманд блока анализа логических условий подключе ны соответственно к управляющему входу коммутатора, входу записи и счетному входу счетчика адреса, выходы поля адреса следующей микрокоманды и поля логических условий режима ре, гистра микрокоманд подключены соответственно к второму информационному входу коммутатора и к информационному входу блока анализа логических условий, второй и третий, стробирующие входы которого подключены соответственно к входам логических условий перехода и приема кода команды устройства, второй вход тактовых импульсов устройства подключен к второму входу первого. элемента ИЛИ, причем блок анализа логических условий содержит дешифратор, четыре элемента И, два элемента ИЛИ и элемент НЕ, первый стробирующий вход блока анализа логи 35 ческих условий подключен к первому входу первого элемента И блока анали. за логических условий, второй вход и выход которого подключены соответственно к входу разрешения анализа алогических условий блока анализа лл 15 30гических условий и к стробирующемувходу дешифратора, информационныйвход которого попключен к инсоормационному входу блока анализа логическиьусловий, второй сробирующий входблока анализа логических условий подключен к первому входу второго элемента И блока анализа логических условий и через элемент НЕ блока анализа логических условий - к первомувходу третьего элемента И блока анализа логических условий, первый выходдешифратора подключен к первому входучетвертого .элемента И блока анализалогических условий, второй вход и выход которого подключены соответственно к третьему стробирующему входу блока анализа логических условий и кпервому входу первого элемента ИЛИблока анализа логических условий,второй и третий входы которого подключены соответственно к второму выходу дешифратора и к выходу третьегоэлемента И блока анализа логическихусловий, выход второго элемента Иблока анализа логических условий подключен к первому входу второго элемента ИЛИ блока анализа логическихусловий, второй вход которого подключен к третьему выходу дешифратора,четвертый выход которого подключенк вторым входам второго и третьегоэлементов И блока анализа логическихусловий, выходы которых подключенысоответственно к выходам признаковрежимов записи адреса перехода и последовательного выполнения микрокомандблока анализа логических условий, выход признака режима приема кода командыблока анализа логических условий подключен к первому выходудешифратора.1267415 Составитель М,Силиодяник Техред М.Ходанич ректор Е,Рошко едактор Подписное аказ Производственно-полиграФическое предприятие 5775/47 Тираж ВНИИПИ Государственног по делам изобретени 113035, Москва, Ж, 671 о комите й и откр 1 аушская СССРйбд,4 город, улПроектная, 4