Запоминающее устройство для телевизионного изображения

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК 57 5 09) Р 1 О/00 ЕИ 4 ЕНИЯ ВУ 1981.ДЛЯ ТЕобластипольионных моде- обрав каГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ ИСАНИЕ ИЗ АВТОРСКОМУ СВИДЕТЕЛ(54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВОЛЕВИЗИОННОГО ИЗОБРАЖЕНИЯ(57) Изобретение относится ксредств связи и может быть изовано при построении телевицифровых систем связи, системлирования алгоритмов цифровойботки изображений, например,. честве графического дисплея, Целью изобретения является йовышение надежности устройства за счет коррекции ошибок, обусловленных отказами ячеек памяти в микросхемах. Устройство содержит генератор тактовых импульсов, генератор сигналов адреса, блок синхронизации, коммутатор адреса, коммутатор данных, сдвигающий регистр, блок, сопряжения, блок модифи- . кации адреса, блок памяти и блок управления,.мультиплексор, аналого-цифровой и цнфро-аналоговый преобразователи, многовходовый элемент ИС 1 ЛЮЧАЮЩЕЕ ИЛИ, блок контроля четности и блок коррекции ошибок. 5 ил.Изобретение относится к области средств .связи и может быть использовано при построении телевизионных цифровых систем связи, систем моделирования алгоритмов цифровой обработки изображений, например, в качестве графического дисплея.Целью изобретения является повышение надежности устройства за счет коррекции ошибок, обусловленных отказами ячеек памяти в микросхемах. памяти.На фиг,1 показана видимая часть ТВ-растра и соответствующее ей распределение старших разрядов адресов с. разбиением адресного поля на условные зоны; на фиг.2 - адресное поле с перераспределением адресных зон ТВ-растра по блокам памяти и соответствующее значение старших разрядов; на фиг. 3 - функциональная схема устройства; на фиг.4 - функциональная схема блока памяти; на фиг.5- функциональная схема блока коррекции ошибки.Устройство содержит генератор 1 тактовых импульсов, выход которого соединен со входом генератора 2 сигналов адреса. Управляющий выход адресного генератора соединен со входом блока 3 синхронизации, а адресные выходы с первого по третий образуют адресную шину, которая соединена с первой группой входов коммутатора 4 адреса, управляющими входами коммутатора 5 данных и одним из управляющих входов сдвигающего регистра 6. Первый выход блока 7 сопряжения соединен со второй .группой входов коммутатора 4 адреса, выходкоторого соединен со входом блока 8 модификации адреса. Выход последнего соединен с адресными входами блока 9 памяти и с одним из входов блока 10 управления. Второй вход блока10 подключен к выходу генератора 2сигналов адреса, а третий вход - квыходу блока 7 сопряжения. Блок 7соединен двунаправленной шиной данных с мультиплексором 11. Адресныйвыход блока 7 подключен к управляющему входу мультиплексора 11, выходдвунаправленной шины данных которогосоединен с первой группой входов комкоммутатора 5 данных.Выход двунаправленной шины данныхсдвигающего регистра 6, объединяю;- щий его параллельные входы и выходы, 1 а их управляющие входы соединены с 40 45 50 5 г О 5 20 25 30 35 подключен ко второй группе входов коммутатора 5 данных, первая группа выходов которого соединена с двунаправленной шиной данных блока 9 памяти. Управляющий вход блока 9 памяти соединен с одним из выходов блока 10 управления, второй выход которого соединен со вторым управляющим входом сдвигающего регистра 6. Вторая группа выходов коммутатора 5 данных соединена со входами блока 12 контроля четности и входами элемента ИСКЛЮЧА 10 ЩЕЕ ИЛИ 13, Выход элемента 13 соединен с третьим входом коммутатора 5 данных. Выход блока 12 контроля четности соединен со входом блока 7 сопряжения и с управляющим входом блока 14 коррекции ошибок, вход которого соединен с последовательным выходом сдвигающего регистра 6. Последовательный вход сдвигающего регистра 6 соединен с выходом аналого-цифрового преобразователя (АЦП) 15, вход которого соединен с источником видеосигнала. Выход бло-. ка 14 коррекции ошибок соединен со входом цифроаналогового преобразователя (ЦАП) 16, выход которого является аналоговым выходом устройства.Блок 9 содержит два блока 17 и 18 памяти. Адресные входы обоих блоков соединены с выходами блока 8 модификации адреса, шина данных этих блоков соединена с первой группой выходов коммутатора 5 данных,первым выходом блока 10 управления. Блок 14 коррекции ошибок 14 содержит интерполятор 19, вход которого соединен с выходом сдвигающего регистра 6, а выход - со входом коммутатора 20 замещения, выполненного как логический коммутатор, управляющий вход которого соединен с выхо- дом схемы 12 контроля четности. Выход коммутатора 20 замещения соединен со входом ЦАП 16. Устройство работает следующим образом.В случае использования ТВ-стандарта с 625 строками количество активных строк, видимых на растре (фиг.1), составит 576 (строки от 0 до 575), При соотношении размера растра 4:3 количество активных элементов в строке будет соответственно 768 (от О до 768).Объем Ч адресного поля памяти,Атребуемый для запоминания активнойчасти одного кадра ТВ-изображения,определится какЧ, =576 х 768=432 К бит, (1) 5где К = 2 =1024,нгДля запоминания этой информациитребуется память с объемом Ч 512 Кбит, для адресации которой необходимо 19 разрядов. Эту память можно составить из двух блоков объемом Ч ==256 К бит, адресуемых 18 разрядамикаждый, Неиспользуемое поле адресовпри этом составитдЧ=Ч-Ч =512-4320=80 (К бит). (2) 15яДля качественного воспроизведе-.ния ТВ-изображения достаточно 8 разрядов, поэтому формат слова, записываемого в память, должен составить8 бит. 20Если при этом обеспечить раздельный доступ к каждому разряду, то суммарный объем неиспользованных адре.сов составитдЧ=880=640 К бит ) 432 К бит,( 3)25=1что достаточно для запоминания ещеодного контрольного бита. На фиг. старшие четыре разряда30 адреса в горизонтальном Х 8, Х , Х8 тф Х и вертикальном У 9, У 8, Ут, У направлениях ТВ-раствора йоставлены в однозначное соответствие с адресным полем видимой части ТВ-кадра,. Размер З 5 единичного адресного квадрата составляет 64 х 64 (адресуется 12 разрядами),Для пояснения принципа работы блока 8 модификации адресов поле растра на фиг,1 разбито на ряд областей А, В, С, Э, Е, Р, С. Исходя иэ адресных координат Х., У условие нахождения текущего элемента ТВ-кадра Е в каждой из этих областей можно записать как45ЕА при а=х, Х, 79-78 ут уб 1ЕеВ при Ъ Х 9 Х 78 У У 1 =19 8 8 8 т 626 С при с=Х У У,У +У =1 (4)Еббр при Й = х 9 т.9 = 1 50Е=Е при е = Х 9 Х 79=1рЕ=С при 8 = Х У = 1Блок 8 модификации адресов распределяет укаэанные области А 55 С (фиг.2) в поле адресов блоков 17 и 18 памяти, которые представляют собой оперативные запоминающие устрой я д=05 5) Х. - Х;для У, У;.5 е Так как изменяется в адресную то для ста формации мо Х. =Х 1 1 7. =У,1 1оложение зоныпереводе ее ксть блока 17разрядов оснозаписать А не при обл ших оординапамяти,вной инно(7) я 1 щ 68; ства с произвольной выборкой объемом Ч =256 К байт, организацией 512 х х 512 и возможностью раздельного доступа к каждому байту.Причем в каждом блоке 17 и 18 памяти выделено дополнительное адресное поле для контрольного бита К и1 К- соответственно.ЙТаким образом, в то время, когда исходная информация о ТВ-кадре, представляющая собой 8-разрядное слово, записывается в блок 17 (адресное поле С), контрольный бит заносится в область К,в , блока 18 памяти. И наоборот, когда выборка ТВ-сигнала находится в области адресов блока 18 памяти (адресное поле А+В+О+Е+Р+С), то контрольный бит заносится в адресное поле К, блока 17 памяти.Так как контрольный бит должен записываться поочередно во все разряды блоков 17 и 18 памяти, то для управления поразрядным обращением используются три старших модифицированных разряда в вертикальном направлении , Ут , Б для блока 181 1 1памяти и У-", У;, У- - для блока 17 памяти.При этом условие записи основной информации в любой разряд блока 17 памяти представляется как С=1, а для блока 18 памяти как С =1, что соответствует нахождению выборки ТВ-кадра в области С или вне ее.Блок 8 модификации адресаосуществляет функцию преобразования старших разрядов адресных координат ТВ- кадра в старшие адресные разряды блоков 18 и 17 памяти. При записи основной информации и контрольного бита для младших шести разрядов справедливы выражения= й; Э вф 7-. = С. Если просуммир и учесть (9), то для адресов блока лится из выражениПри записи контрольного бита в область К, блока 17 памяти (фиг.2), которая происходит в зоне С ТВ-кадра, разряды Х , Х , Х не иэменя 8б ются, а адресные координаты У , У У областей А, В, О, Е, Р, С (фиг.1)б должны быть приравнены 1, т,е. Х. =Х,С(8) У. =СЕсли просуммировать (7) и (8) и учесть (5), то полное выражение для адресов блока 17 памяти опредепится из уравнений Х. = Х для 1.=08;7. для 1=05; (9) У У. С+С для 1=68,1При записи основной информации в блок 18 памяти (логическое условие С=1) адреса для зоны Э не изменяются а зоны А, В, Е, Р, С посредством модификации старших разрядов адресов должны быть перенесены на свое место в адресное поле блока 18 памяти (фиг.1 и 2). Поэтому на этих участках должно быть произведено преобразование старших разрядов адреса в соответствии с выражением Х, = Х,. С, для д=6,7; 7-" =(У. с 1+Ь+й)С, для 1=6; (1 О)Ц=(У, Д+е+Й)С для ъ=7; У-=(У 6+8)С для 1=8; При записи контрольного бита в область К- (К + К- ) блока 18 па" мяти, которая происходит в зоне С ТВ-кадра, разряды Х;", Х - не изменяются, а остальные адресные коорди наты определяются в соответствии с й;+ й для 8; Т; для д 05; ХС+(У, й+Ь+й)С для 1=61 ХвС+(У; Й+е+Е)С для 1=7; С+(Т,6+8) С для 1.=8. им образом, функционирование модификации адреса полностью 265785 еопределяются выражениями (9) и (12)при учете (4). Генератор 1 тактовых импульсов вырабатывает тактовые импульсы с частотой около 15 МГц, которые поступают на вход генератора 2 сигналов адреса. Последний формирует разряды адреса в горизонтальном ХХ 9 и вертикальном Кх 9 направлениях, которые образуют выход О ную адресную шину, Выход синхронизации генератора 2 сигналов адресаподключен ко входу блока 3 синхронизации, который формирует импульсыстрочной и кадровой частоты, необхо димые для развертки ТВ-изображенияна дисплее (не показан).Адресная шина подсоединена к первому входу коммутатора 4 адреса, который подключает к блоку 8 модифика 2 ц ции адреса или сигнал от генераторасигналов адреса при вводе-выводе информации на ТВ-устройства (камера,монитор, дисплей), или адреса отЭВМ через блок 7 сопряжения при обращении ЭВМ к блоку 9 памяти.Блок 7 сопряжения обеспечиваетсвязь устройства с ЭВМ и кроме адресной шины имеет двунаправленнуюшину данных, выход управления и вход ЗР для сигнализации об ошибке при чтении из памяти. Блок 8 модификацииадреса функционирует в соответствиис выражениями (4), (9), (12) и обеспечивает преобразование сигнала с 35 выхода коммутатора 4 адреса в коддля адресации блоков 17 и 18 памятиблока 9. На управляющие входы блоков17 и 18 памяти поступает также сигнал с выхода блока 10 управления, 40 который обеспечивает формированиетаких сигналов, как запись/чтение,выбор строк, выбор столбцов, необходимых для функционирования микросхем памяти в блоках 17 и 18. Для обеспечения раздельного доступа к каждому разряду блоков 17 и 18 памяти на один из входов блока 10 управления подаются модифицированные адреса. Сигнал с управляющего выхода генератора 2 сигналов адреса подается на второй вход блока 1 О управления, третий вход которого подключен к выходу блока 7 сопряжения. Блок 1 О управления обеспечивает также синхронизацию сдвнгающего регистра 6, который необходим для согласования скорости поступления инфор65785 8 ду этими величинами разрядность регистра может быть от 4 до 16 бит. Наего управляющие входы подаются младшие разряды адресной шины в горизонтальном направлении Х , Х или Хз,оХ , Х , Х соответственно., Например,2опри вводе информации в устройство скамеры видеосигнал поступает на егоаналоговый вход, которым являетсявход аналого-цифрового преобразователя 15 с разрешающей способностью 8разрядов.1Цифровой код с выхода аналогоцифрового преобразователя 15 поступает на последовательный вход сдвигающего регистра 6 и с его параллельных выходов подается в двунаправленную шину данных, которая подключенако второй группе входов коммутатора5 данных. Первая группа входов коммутатора 5 данных соединена с выходной двунаправленной шиной мультиплексора 11, осуществляющего приеми передачу информации от блока 7 со. -пряжения при обращении от ЭВМ. Коммутатор 5 данных осуществляет подключение шины данных блока 9 памяти либо к сдвигающему регистру 6 при вводе-выводе ТВ-информации, либо к мультиплексору 11 при обмене с ЭВМ. Первая группа выходов коммутатора 5 данных,соединена с шиной данных блока 9памяти, а вторая группа выходов подключена ко входам блока 12 контролячетности и многовходовому элементуИСКЛЮЧАЮЩЕЕ ИЛИ 13, который производит сложение по модулю 2 всех разрядов информационного слова, в режимезаписи в блок 9 памяти. Выходной сигнал многовходового элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 13 подается на третий входкоммутатора 5 данных, где производитФся егс коммутация во все восемь разрядов шины данных того блока памяти,который не принимает в данный моментосновную информацию.Блок 10 управления, формируя сигнал "Выбор кристалла" (САБ), обеспечивает попадание контрольной информации в нужный разряд блоков 17 или18 памяти,При чтении информации из блока 9памяти блок 12 контроля четности ана- .лизирует 9-разрядное слово с выхо"да коммутатора 5 данных и в случае 5 1 О Фор мула 20 25 30 35 45 55 7 2 мации ТВ-кадра со временем цикла обращения микросхем памяти,В зависимости от соотношения межнечетного количества единиц в немформирует на своем выходе сигналошибки, который подается на вход блока 7 сопряжения, сигнализируя о наличия сбоя, и поступает на управляющий вход блока 14 коррекции ошибок.Коммутатор 20 замещения блока 14 коррекции ошибок производит замену искаженной информации с выхода сдвигающего регистра 6 .на текущее средневзвешенное значение выборки, полученное в интерполяторе 19. Э изобретенияЗапоминающее устройство для телевизионного иэображения, содержащее генератор тактовых импульсов, выход которого подключен к входу генератора сигналов адреса, управляющий выход которого подключен к входу блока синхронизации, первый адресный выход генератора сигналов адреса подключен к первой группе входов коммутатора адреса, вторая группа входов которого соединена с первым .выходом блока сопряжения, выход коммутатора адреса подключен к входу блока модификации адреса, выход которого подключен к первым входам блока памяти и блока управления, второй и третий входы которого подключены соответственно к второму выходу блока сопряжения и второму адресному выходу генератора сигналов адреса, третий адресный выход которого подключен к первому входу коммутатора данных, второй вход и первый выход которого подключены соответственно к выходу и второму входу блока памяти, третийвход которого соединен с первым вы-ходом блока управления, третий адресный выход генератора сигналов адреса подключен к первому управляющему входу сдвигающего регистра, к второму управляющему входу которого подключен второй выход блока управления, параллельные вход и выход сдвигающего регистра подключены соответственно к второму .выходу и третьему входу коммутатора данных, к четвертому входу которого подключен первый выход мультиплексора, второй выход которого подключен к первому входублока сопряжения, третий и четвертыйвыходы которого подключены соответственно к первому и второму входам мультинлексера, третий вход которо"Р 8 7 600 О Оооот оою ооф О О О О О 7 о о ,о 1000 9 12 го соединен с третьим выходом коммутатора данных, последовательный вход сдвигающего регистра соединен с выходом аналого-цифрового преобразователя, вход которого является аналоговым входом устройства и цифроаналоговый преобразовательвыход которого является аналоговым выходом устройства, о т л и ч а.ю щ е е с я тем, что, с целью повышения надежности устройства, в него введены многовходовый элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, блок контроля четности и блок коррекции ошибок, причем четвертый выход коммутатора данных соединен с 65785 1 Овходами элемента ИСКЛЮЧАЮЩЕЕ ИЛИ иблока контроля четности, выход которого подключен к второму входу блока,сопряжения и первому входу блокакоррекции ошибок, выход которого подключен к входу цифроаналогового преобразователя, выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключен к пятому входукоммутатора данных, выход блока мо О дификации адреса подключен ктретьему входу блока управления,а последовательный выход . сдвигающего регистра подключен квторому входу блока коррекции 15 ошибок.1265785 Составитель С,СамуцевичТехредИ,Ходанич Корректор А.Обруча Редактор Н.Егоров Заказ 5666/47 Тираж 671 БНИИПИ Государственного комитета по.делам изобретений и открытий 113035, Москва, 3-35, Раушская,н