Цифровая управляемая линия задержки

(21) 4 (22) 1 (46) О (72) И А.В.Ма (53) 6 (56) Ав У 1223 ится к радиопользовано в для регулирова мпульсных пою изобретения апазона временивляемая линия ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР К АВТОРСКОМУ СВИ 82571/24-09,08,90. Бюл. У 29Г.Дорух, А.П.Дорух,гелов и Ю.И.Сакович1.325(088.8)торское свидетельство СССР43, кл. Н 03 Н 11/20, 1984 54) ЦИФСОВАЯ УПСАВЛЧЕМАЯ ЛИНИЯДЕСЖКИ57) Изобретение откосехнике и может быть исзмерительной техникеия времени задержки иследовательностей, Цельвляется увеличение диадержки, Цифровая упра задержки содержит блок 1 управления, генератор 2 опорных импульсов, элементы И 3-8, инверторы 9 и 10, триггеры 11-16, формирователи 17-20 импульсов по переднему фронту, делители 21-24 частоты, элемент ИЛИ 25. Поставленная цель достигается введением делителей 23 и 24 частоты, тригге.ров 14, 15 и 16, формирователей 19 и 20, элементов И 5,6,7 и 8, элемента ИЛИ .25, инверторов 9 и 10 и функциональной связью их с элементами устройства. Цифровая управляемая линия задержки позволяет формировать задержку периодических последовательностей импульсов на время, в два разабольшее периода следования импульсов. 1 илИзобретение относится к радиотехнике и может быть использовано в устройствах измерительной техники для ре"гулирования времени задержки импульс Ных последовательностей.Целью изобретения является увеличение диапазона времени задержки,На чертеже приведена Функциональная электрическая схема предлагаемой 10 цифровой управляемой линии задержки,Цифровая управляемая линия задержки содержит блок 1 управления, генеатор 2 опорных импульсов, шесть элеентов И 3-8, два инвертора 9 и 10, есть триггеров 11-16, четыре Формирователя 17-20 импульсов по переднеьу фронту, четыре делителя 21-24 Частоты и элемент ИЛИ 25.Цифровая управляемая линия задерж О ки работает следующим образом,В исходном состоянии напряжение на первых выходах всех триггеров 11- 16 соответствует логическому "0", а на вторых выходах соответствует логи ческой "1". В это состояние триггеры 11-16 устанавливаются подачей установочных импульсов на входы "Установка 0". Третий элемент И 5 открыт по второму входу разрешающим напряжением 3 р С второго выхода второго триггера 12, 4 четвертый элемент И 6 закрыт по второму входу запрещающим напряжениемпервого выхода второго, триггера 12. Первый 3, второй 4, пятый 7 и шестой 8 элементы И закрыты по вторым входам Запрещающими напряжениями, постуПающими с первых выходов соответственно первого 11, второй 12, четвертого 14 и пятого 15 триггеров. 4 ОВходная последовательность импульсов, поступающая на вход цифровой управляемой линии задержки, поступает через третий элемент И 5 на тактовый вход первого триггера 11 и на вход .-45 инвертора 9. По переднему фронту входного импульса триггер 11 переключается, вследствие чего напряжение на его первом выходе изменяется с логического "0" на логическую "1"., первый эле О мент И 3 открывается по второму входу, на выходе первого Формирователя17 импульсов по переднему Фронту формируется короткий импульс, который поступает на вход записи первого делителя 21 частоты, в результате чего в регистр делителя 21 частоты записыВается число из блока 1 управления, соответствующее установленному в бло.ке управления времени задержки, и одновременно с генератора 2 опорных импульсов через первый элемент И 3 на вьиитающий вход делителя 21 частоты поступают импульсы опорной частоты, считывая записанное в его регистр числоПри обнулении регистра делителя 2 1 частоты на его выходе формируется импульс, который возвращает первый триггер 11 в исходное состояние, а третий триггер 13 переключается из состояния "0" в состояние "1", Первый элемент И 3 закрывается по второму входу и импульсы генератора 2 импульсов перестают поступать на вьиитающий вход делителя 21 частоты, а на первом выходе третьего триггера 13 формируется передний фронт задержанного входного импульса.Инвертированный инвертором 9 входной сигнал задним Фронтом импульса переключает второй триггер 12, вследствие чего напряжение на его первом выходе изменяется с логического "0" на логическую "1", а на втором выходе - с логической "1" на логический 1 110В результате третий элемент И 5 по второму входу закрывается , а вто.рой 4 и четвертыи 6 элементы И откры" ваются , На выходе второго формирователя 1 8 импульсов по переднему Фронту под действием переднего фронта сигнала с первого выхода. триггера 1 2 формируется короткий импульс , который поступает на вход записи второго де.= лителя 22 частоты , в результате че" го в регистр делителя 2 2 частоты записывается число .из блока 1 управ " ления.Одновременно с генератора 2 опорных импульсов через второй элемент И 4 на вычитающий вход делителя 22 частоты поступают импульсы опорной частоты,. считывая записанное в его регистр число. Ппи обнулении регистра ,делителя 22 частоты на его выходе формируется импульс, который возвращает второй 12 и третий 13 триггеры в исходное состояние. Второй элемент И 4 закрывается по второму входу и импульсы генератора 2 опорной частоты перестают поступать на вычитающий вход второго делителя 22 частоты, а на выходе третьего триггера 13 Формируется задний Фронт задержанно" го входного импульса.С каждым новым входным импульсом описанный процесс повторяется.5 158Если к моменту поступления на вход цифровой управляемои линии задержки очередного импульса задержка предыдущего импульса еще не завершена, то, поскольку второй триггер 12 находится в состоянии, противоположном исходному, при котором третий элемент И 5 закрыт по второму входу, а четвертый элемент И 6 открыт по второму входу, входной импульс через четвертый элемент И 6 проходит на тактовый вход четвертого триггера 14 и на вход второго инвертора 10. Формирование задержки этого импульса производится второй частью цифровой управляемой линии задержки, содержащей четвертый 6, пятый 7 и шестой 8 элементы И, второй инвертор 10, четвертый 14, пятый 15 и шестой 16 триггеры, Формирователи 19 и 20 импульсов по переднему Фронту, третий 23 и четвертый 24 делители частоты, работа которой происходит также, как первой частью схемы, Формирующей временную задержку предыдущего импульса. На первом выходе третьего триггера 16 в. этом случае Формируется второй задержанный импульс.Задержанные первый и второй входные импульсы поступают соответственно на первый и второй входы элемента ИЛИ 25, на выходе которого Формируется задержанная .входная последовательность импульсов, причем цифровая управляемая линия задержки позволяет Формировать задержку периодических последовательностей импульсов на время в два раза большее периода следования импульсов.Таким образом конструктивные особенности предлагаемой цифровой управляемой линии задержки позволяют увеличить диапазон времени задержки в два раза. Длительность выходных импульсов при этом равна длительности входных импульсов.Формула изобретенияЦифровая управляемая линия задержки, содержащая генератор опорных импульсов, выход которого соединен с первыми входами первого и второго элементов И, выходы которых подключе" ны к вычитающим входам соответственно первого и второго делителей частоты, выходы первого и второго делителей частоты соединены с установочными4083 5 10 15 20 25 30 35 40 45 50 55 входами соответственно первого и второго триггеров, тактовый вход первого триггера соединен с входом первогоинвертора, выход которого соединен стактовым входом второго триггера, выход первого триггера подключен к второму входу первого элемента И и входупервого Формирователя импульсов попереднему Фронту, выход которого соединен с входом записи первого делителя частоты, выход которого подключенк первому входу третьего триггера,первый выход второго триггера подключен к второму плоду второго, элемента И и входу второго Формирователяимпульсов па переднему Фронту, выходкоторого соединен с входом записивторого делителя частоты, выход которого подключен к второму входу третьего триггера, одноименные информационные входы первого и второго делителей частоты подключены к соответствующим выходам блока управления, о тл и ч а ю щ а я с я тем, что, с целью увеличения диапазона времени задержки, в нее введены третий и четвертый делители частоты, четвертый, пятый и шестой триггеры, третий и четвертый Формирователи импульсов по переднему Фронту, третий, четвертый,пятый и шестой элементы И, элементИЛИ и второй инвертор, причем первыевходы третьего и четвертого элементовИ соединены и являются входом цифровой управляемой линии задержки, второй вход третьего элемента И подключен к второму выходу второго триггера, первый выход которого соединен свторым входом четвертого элемента И,выход которого соединен с тактОвымвходом четвертого триггера и черезвторой инвертор с тактовым входом пятого триггера, выход генератора опорных импульсов подключен к первым входам пятого и шестого элементов И,выходы которых подключены к вычитающим входам соответственно третьегои четвертого делителей частоты, выходы третьего и четвертого делителейчастоты соединены с установочнымивходами соответственно четвертого ипятого триггеров, выход четвертоготриггера подключен к второму входупятого элемента И и входу третьегоформирователя импульсов по переднемуфронту, выход которого соединен свходом записи третьего делителя частоты,. выход которого подключен к перТираж 657 Заказ 2263 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., д. 4/5Производственно-издательский комбинат "Патент", г,Ужгород, ул, Гагарина, 101 ному входу шестого триггера, выход кОторого соединен с первым входом элемента ИЛИ, выход пятого триггера подкпючен к второму входу шестого элемента И и входу четвертого формирова 5 тФля импульсов по переднему фронту, выход которого соединен с входом записи четвертого делителя частоты, выход которого подключен к второму 10 входу шестого триггера, к второмувходу элемента ИЛИ, выход которогоявляется выходом цифровой управляемой линии задержки, подключен выходтретьего триггера, одноименнные информационные входы третьего и четвертого делителей частоты объединены иподключены к соответствующим выходамблока управления.