Устройство для формирования спектров с постоянным относительным разрешением по направлениям

"Е." Н ДВтОРС ержит та можностей. Уст узлы, как М-эл тенную решетку блоки памяти, синхронизаторы ойство сментнуюАЦП, корифметич инейную анмутаторы,ский блок,исления морско-тех- проиэвод- арственнина расимов лок в тельство СССР Р 15/332, 198 льство СССР Р. 15/332, 198 ФОРМИРОВАНИЯй ОТНОСИТЕЛЬНЫМАВЛЕНИЯМносится к вычисЦель иэобретенкциональных воэ ил СЛ ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬПЪ 9 У СВИДЕТЕЛЬСТ(71) Специальное конструктнологическое бюро с опытнымством при Белорусском госудном университете им. В.И.Л(54) УСТРОЙСТВО ДЛЯ СПЕКТРОВ С ПОСТОЯНН РАЗРЕШЕНИЕМ ПО НАПР (57) Изобретение от лительной технике. ния - расширение фу.801229775 А 1 дуля комплексного числа, представленные в изобретении своей схемнойреализацией формирователь спектральных полос и два блока управления.Изобретение может быть использованодля обработки сигналов, принимаемыхлинейными эквидистантными решбтками,в частности для определения спектровширокополосных сигналов в перестраиваемых октавных полосах по направлениям прихода сигналов. Устройствообеспечивает воэможность полученияспектральных линий с постоянным относительным разрешением по лучам диа"граммы направленности антенной решетки 4Изобретение ( тносится к вычисли -тельной технике и может быть испол -зовацо для обработки сигналов, принимаемых линейными эквидистантнымирешетками, в частности для определения спектров широкополосных сигналовв перестраиваемых октавных полосахпо направлениям прихода сигналов.Целью изобретения является расширение функциональных возможностейустройства за счет получения спектральных линий с постоянным относительным разрешением по лучам диаграммы направленности антенной решетки,На фиг. 1 приведеча функциональная схема устройства; на фиг. 2блок-схема первого блока управления;на Фиг, 3 - блок-схема второго блокауправления (преобразованием спектра);на фиг, 4 - блок-схема формирователяспектральных полос.Устройство формирования спектровс постоянным относительным разрешением по направлениям (фиг, 1) содержит М-элементную линейную антенную решетку 1, многоканальный аналого-цифровой преобразователь (АЦП)2, входной коммутатор 3, блок 4 оперативной памяти, арифметический блок5, блок 6 постоянной памяти, синхронизатор 7 адресный коммутатор 8,синхронизатор 9, блок 10 вычислениямодуля комплексного числа, первыйблок 11 управления, второй блок 12управления преобразованием спектра,формирователь 13 спектральных полос.Первый блок управления (фиг 2)содержит триггер 14, генератор 15тактовых импульсов (ГТИ), счетчик 16номера направлений, счетчик 17 спектральных составляющих, узел 18 постоянной памяти шага интерполяции накапливающий сумматор 19, узел 20округления,Второй блок управления преобразованием спектра (фиг. 3) содержитматричный умножитель 21, регистр 22хранения, узел 23 сравнения кодов,счетчик 24 спектральных полос, узел25 сравнения кодов, элемент ИЛИ 26,счетчик 27 коэффициента нормализации,Формирователь выборки спектрато выбранных операндов Д и В . Для выполнения двухмерного БПФ необходимо сначала выполнить БПФ по всем 55 строкам массива данных, записанных Устройство работает следующим образом,В схдом состоянии наблока 11, соединенных с управляющимивходами адресного коммутатора 8, устанавливается потенциал "0", которыйразрешает прохождение на вход адресного коммутатора 8 адресов, Формируемых вторым блоком 7, а также про 10 хождение входной информации черезвходной коммутатор 3 на информацион-.ный вход блока 4 оперативной памяти.По внешнему сигналу запуска, подающемуся через вход Х 1, информация записывается в двоично-инверсном порядке в блок 4 оперативной памяти,причем-я строка соответствуетвыборкам входного сигнала с-го приемника антенной решетки 1,-й столбец соответствует ,1 -й выборке входного сигнала во всех М приемниках антенной решетки 1. Таким образом вблоке 4 оперативной памяти заносится массив входных данных размерност:ью М,М .После окончания записи входнойинформации на первом выходе блока/ устанавливается потенциалПри этом к входу блока 4 оперативнойпамяти через входной коммутатор 3подключается выход арифметическогоблока 5, а к адресному входу блока 4оперативной памяти через адресныйкоммутатор 8 - выход первого блока 9,который управляет выполнением двух 55мерного быстрого преобразования Фурье(БПФ) для Формирования спектров сигналов по лучам диаграммы направленности, На выходе блока 9 формируются4 Оимпульсы синхронизации арифметического блока 5, на другом выходе - адреса операндов, выбираемых из блока 6постоянной памяти, на третьем выходеблока 9 формируются адреса записи//считывания операндов блока 4 опера 45тивной памяти.Вычисление спектров сигналов спомощью алгоритма БПФ заключается ввыполнении элементарных операцийвида 4 1 ВМ/, где Д и В операнды, иэф влекаемые из блока 4 оперативной памяти; 4 - экспоненциальный множитель, извлекаемый из блока 6 постоянной памяти. Вычисленные значения( 4 + 811) и ( А - 611) заносятся на мес 3 1229в блоке 4 оперативной памяти, а затем по столбцам. В результате выполнения двухмерного БПФ получаютспектры сигналов по пространствуволновых чисел. Однако большинствозадач требует вычисления спектровсигналов по лучам диаграммы направленности антенной решетки, Для перехода от спектров сигналов по пространству волновых чисел к спектрамсигналов по направлениям осуществляется интерполяция пространственныхчастотных составляющих сигналов длядальнейшей распаковки. Для проведения интерполяции пространственныхспектров после выполнения БПФ построкам вычислени БПФ по столбцампроизводят с увеличением массивомданных КИ, где- число нулевыхточек, добавляемых в каждый столбецмежду двумя соседними точками. Этоэквивалентно увеличению антеннойрешетки на М ,-1) приемников с нулевой информацией на них. БПФ постолбцам выполняется после добавления нулевых точек, Отношение увеличенной разрядности столбца входных данных к исходной является коэффициентом интерполяции и определяетколичество получаемых промежуточныхточек при вычислении БПФ по столбцам.Выполнение БПФ осуществляется варифметическом блоке 5, работой которого управляет блок 9,Блок 11 управления формирует адреса для операции распаковки, необходи-З 5мой для получений полного спектра понаправлениям. Операция распаковки заключается в формировании из массиваданных размерностью ИМ 1, массиваданных исходной размерности И Л . Для 40этого в блоке 11 управления вырабатываются адреса согласно выражениюА =А К(.),где В ( ) - шаг интерполяции, занесенный в постоянную память для каждой спектральной составляющей .А - адрес, по которому изблока 4 оперативной памяти извлекается значение частотной составляющей ).С выхода блока 4 оперативной памятиспектральные выборки подаются на 55вход блска 10 для вычисления спектра2мощности согласно выражению (х + Ч ),где х и у соответственно действи 775 4тельная и мнимая части комплексной спектральной составляющей. С выхода блока 10 спектральные выборки подаются на вход формирователя 13 спектральных полос, работой которого управляет блок 12. Формирователь 13 спектральных полос формирует на выходе устройства спектр с постоянным относительным разрешением по направлениям. Параметры преобразования спектра: 1 п - код начальной частотыноР - число спектральных полос; ив отношение центральных частот двух соседних спектральных полос, подаются на вход устройства Х 2, причемп- на вход блока 11 управления, ы и Р - на вход блока 12,Преобразование полного спектра сигналов производится одновременно с операцией распаковки. Ч зависимости от параметров г , ы , р полный спектрносигнала разбивается на Р спектральных полос, Внутри каждой спектральной полосы осуществляется накопление спектральных составляющих исходного спектра для каждого направления с последующей нормализацией результата накопления.Значения спектральной составляющей, извлеченные из блока 4 оперативной памяти по адресам, формируемым 11, подаются на вход формирователя спектральных полое. Блок 11 управления формирует сигнал, по которому осуществляется режим накопления значений спектральных составляющих внутри спектральной полосы Р , причем накопление осуществляется для каждого направления п; - 1,.;., М .После обработки верхней частотной составляющей-й спектральной полосы на выходе блока 12 управления вырабатывается сигнал, по которому формирователь спектральных полос осуществляет нормализацию результата накопления. Коэффициент нормализации, вычисленный в блоке 12 управления, подается с его выхода на вход фбрмирователя 13 спектральныхполос. По окончании нормализации по всем направлениям устройство переходит к формированию следующей спектральной полосы.После формирования последней спектральной полосы на выходе блока 2 управления формируется сигнал "Конец обработки", который устанавливает устройство в исходное состояние.40 45 50 55 Блок 11 управления (фиг, 2) работает следующим образом. В исходном состоянии триггер 14, счетчик 16 номера направления и счетчик 17 спектральных составляющих обнулены. Запускающий сигнал подается с третьего выхода блока 9 управления через вход ХЗ блока 11 управления на счетный вход триггера 14, который при этом переключается в единичное состояниеСигнал с выхода триггера 14 через выход У 2 блока 11 управления подается на второй управляющий вход адресного коммутатора 8, который при этом подключает к адресному входу блока 4 оперативной памяти выход блока 11 управления, а также разрешает рабату ГТИ 15, Формирующего на выходе 3 блока 11 управления импульсы записи, необходимые для работы формирователя, спектральных полос 13, Счетчик 16 номера направления по модулю М, используя импульсы ГТИ 15, формирует код номера направления, поступающий на выход УЗ блока 11 управления. Выходные импульсы счетчиков 16 номера направлений переключают счетчик 17 спектральных составляющих, в который предварительно заносится код начальной частоты ино Код с выхода счетчика спектральных составляющих подается на выход У 4, а также на вход узла постоянной памяти шага интерполяции, и является адресом, по которому код шага интерполяции для данной 1 с выхода узла 18 постоянной памяти шага интерполяции подается на вход накапливающего сумматора 19. Тактируется накапливающий сумматор 19 импульсами ГТИ 15, а обнуляется сигналом с выхода счетчика 16 номера направления при переходе к обработке следующей спектральной составляющей. Результат накопления на каждом шаге округляется узлом 20 скругления и служит адресом строки при выполнении операции распаковки. По окончании обработки всех спектральных составляющих получаются полные спектры сигналов по направлениям диаграммы направленности антенной решетки 1, По входу Х 4 блок 11 управления устанавливается в исходное состояние. Блок 12 управления преобразованием спектра (фиг. 3) работает следующим образом. В исходном состоянии счетчик 24 числа спектральных полос 5 10 15 20 25 ЗО 35 и счетчик 27 коэффициента,нормализации обнулены, В регистр 22 хранениязаписи код спектральной составляющейподается по входу Х 5 с блока 11 управления, умноженный на с , код которого подается по входу Х 2. Умноже -ние производится матричным умножителем 21, При совпадении кода, записанного в регистр 22 хранения, с кодом текущей спектральной составляющей схема сравнения кодов формируетсигнал, по которому переключаетсяузел 24 спектральных полос, а в регистр 22 хранения, заносится произведение кода следующей спектральной составляющейКроме того, обнуляется счетчик коэффициента нормализации, который подсчитывает числоспектральных составляющих в спектральной полосе, Тактовые импульсысчетчика 27 коэффициента нормализации подаются по входу Х 5 с выходаУ 4 блока 11 управления. Код коэффициента нормализации и сигнал с выхода узла сравнения кодов, необходимыедля управления нормализацией, повыходу У 7 подаются на формирователь13 спектральных полос. При совпадении кода, подающего по входу Х 2, икода состояния счетчика 24 числаспектральных полос узел 25 сравнениякодов формирует сигнал на выходе У 6,по которому блок 12 управления преобразованием спектра устанавливается в исходное состояние,Формирователь 13 спектральных полос (фиг, 4) работает следующим образом. В исходном состоянии на выходе триггера 28 - потенциал "1". При этом формирователь 13 спектральных полос работает в режиме накопления. Значение спектральных составляющих через вход Х 8 с выхода блока 10 подается на вход сумматора 40, выход которого соединен с входом заема сумматора-вычитателя 38. Сумматор 40 и сумматор-вычитатель разделены элементом И 39, Для того, чтобы осуществит:ь режим накопления по каждому направлению, используется первый 35 и второй 36 узлы памяти, которые имеют И ячеек ( М - число направлений), Результат накопления пе каждому направлению заносится в свою ячейку памяти, На адресный вход первого 35 и второго 36 узлов памяти подается код номера направления с выхода УЗ блока 11 управления по входу Х 71229775 1 О 35 разрешением,0 50 формирователя 13 спектральных выборок,Режим накопления осуществляется следующим образом. Содержимое ячейки первого 35 и второго 36 узлов памяти переписывается сначала в регистры 33 и 34 хранения, затем суммируется с очередным значением спектральной составляющей и записываетсяв ту же ячейку первого 35 и второго36 узлов памяти, причем в узел 35памяти записываются старшие разряды, а в узел 36 памяти - младшие разряды результатов вычислений. Сигналы записи в регистры 33 и 34 хранения,в узлы 35 и 36 памяти формируются квыходу У 3 блока 11 управления и подаются на вход Х 7 формирователя 13спектральных полос. После того, какнакопление завершится для всех спектральных составляющих в полосе Ррезультат нормализуется. Для этогорезультат накопления делится на коэффициент нормализации, код которого р 5по входу Хб подается на вход узла 37ключей с выхода У 7 блока 12 управления преобразованием спектра. Узел 37ключей при низком уровне управляющего сигнала формирует на выходе потенциал "О", а при высоком уровне управляющего сигнала передает на выход информацию, поступающую на информационный вход узла 37 ключей, Сигналс выхода У 7 блока 12 управления преобразованием спектра подается черезвход Хб формирователя 13 спектральных полос на вход триггера 28, который при этом переключается в нулевое состояние. Сигнал с инверсного выхода переключает сумматор-вычитатель 38 в режим вычитания, блокирует выход переноса с сумматора 40, а с прямого выхода открывает узел 37 ключейи разрешает работу ГТИ 29Для осуществления режима деления примененалгоритм деления с двойной длинойделимого. Делимое - результат накопления - хранится в регистрах 33 и34, делитель - коэффициент нормализации через узел 37 ключей подается на вход сумматора-вычитателя 38.Тактируется работа в режиме деленияимпульсами ГТИ 29. По тактовому импульсу делитель вычитается иэ делимого, если результат положителен, ос таток записывается в регистр 33 хранения, в младший разряд регистра 34хранения записывается потенциал а затем содержимое регистров 33 и34 хранения сдвигается влево на одинразряд. Если результат вычитания отрицателен, запись в регистр 33 хранения не производится, в младший разряд регистра 34 хранения записывается потенциал "О" и содержимое регистров 33 и 34 хранения сдвигается влево на один разряд, После завершенияпоследнего такта деления в регистре34 хранения записывается результатнормализации, который выдается навыход У 1 устройства формированияспектров с постоянным относительнымразрешением по направлениям. Режимработы узлов 35 и 36 памяти в режимеделения организован следующим образом. Результат вычитания делителядля делимого записывается в узлы 35и 36 памяти, а затем с выходов узлов35 и 36 памяти переписывается в регистры 33 и 34 хранения, после чегов них осуществляется сдвиг информации. Импульсы с выхода ГТИ 29 триггера 28 переключается в нулевое состояние, Затем по следующему направлению подается значение последнейспектральной составляющей в полосеР, осуществляется последний тактнакопления и триггер 28 переключается в единичное состояние сигналов свыхода У 7 блока 2 управления преобразованием спектра. После чего дляданного направления осуществляетсярежим нормализации. Таким образом,получаются значения спектра сигналапо всем направлениям в спектральныхполосах с постоянным относительным формула изобретения Устройство для формирования спектров с постоянным относительным разрешением по направлениям, содержащее аналого-цифровой преобразователь, выход которого подключен к первому информационному входу первого коммутатора, выход которого подключен к информационному входу блока памяти, выход которого подключен к входу операндов арифметического блока, выход которого подключен к второму информационному входу первого коммутатора, управляющий вход которого соединен с входом запуска первого синхронизатора, первым информационным входом второго коммутатора и подключен кгенератора тактовых импульсов первый выход которого поцключен к такто 1узла постоянной памяти, выход которого подключен к информационному нхопервому выходу второго синхронизатора, второй выход которого подключенк входу первого разряда кода адресавторого коммутатора, выход которогоподключен к адресному входу блокапамяти, выход которого подключен квходу блока вычисления модуля комплексного числа, первый, второй итретий выходы первого синхронизатораподключены соответственно к входусинхронизации арифметического блока,второму информационному входу второго коммутатора и адресному входу блока постоянной памяти, выход которого подключен к входу коэффициента арифметического блока, третий выход второго синхронизатора подклкчен к тактовому входу аналого-цифрового преобразователя, информационный вход которого является информационным входом устройства, входом запуска которого является вход запуска второгосинхронизатора, первый бпок управления, о т л и ч а ю щ е е с я тем,что, с целью расширения функциональных возможностей за счет полученияспектральных линий с постоянным относительным разрешением по лучам диаграммы направленности антенной решетки, в устройство введены второйблок управления и формирователь спектральных полос, причем первый блокуправления содержит генератор тактовых импульсон, первый и второй счетчики, узел постоянной памяти, накапливающий сумматор, узел округленияи триггер, выход которого подключенк входу второго разряда коца адресавторого коммутатора и входу запуска ному входу накапливающего сумматораи счетному входу первого счетчика,выход переполнения которого подключен к входу обнуления накапливающего сумматора и счетному входу второго счетчика, информационный выход которого подключен к адресному нходу ду накапливающего сумматора, выходкоторого подключен к входу узла округления, при этом второй блок управления содержит регистр, перныйи второй счетчики, первый и второйузлы сравнения, элемент ИЛИ и умножитель, выход которого подключен кинформационному входу регистра, ин 5 О 15 20 25 ЗО 35 4 О 45 50 55 формацнонньгй выход котороко подключен к первому входу перногузласравнения, выход которого подключенк первому входу элемента ИЛИ, входуобнуления первого счетчика и счетному входу второго счетчика, информационный выхоц которого подключен кпервому входу второго узла сравнения,выход которого подключен к входу обнуления регистра, входу обнулениявторого счетчика и второму входу элемента ИЛИ, выход которого подключенк установочному входу регистра, причем формирователь спектральных полоссодержит первый и второй узлы памяти,узел ключей, сумматор-вычитатель,первый и второй регистры сдвига, первый и второй элементы ИЛИ, первый ивторой элементы И, генератор тактовых импульсов и сумматор, выход которого подключен к информационному входу первого узла памяти, информационный вход которого подключен к информационному входу первого регистрасдвига, информационный выход которого является информационным выходомустройстВа и подключен к первомувходу сумматора, выход переноса которого подключен к первому входупервого элемента И, выход которогоподключен к входу заема сумматоравычитателя, ныход которого подключенк информационному входу второго узла памяти выход которого подключенк информационному входу второго регистра сдвига, информационный выходкоторого подключен к первому входусумматора-вычитателя, выход переносакоторого подключен к входу младшегоразряда первого регистра сдвига ипервому входу второго элемента И,выход которого подключен к первомунходу первого элемента ИЛИ, выходкоторого подключен к входу управления сдвигом второго регистра сдвига,вход младшего разряда которого подключен к выходу старшего разрядапервого регистра сдвига, вход синхронизации которого соединен с входом синхронизации второго регистрасдвига и подключен к первому выходугенератора тактовых импульсов, второй, третий и четвертый выходы которого подключены соответственно квторому входу второго элемента И,перному установочному входу триггера и первому входу второго элемента ИЛИ, выход которого подключен куправляющим входам первого и второ 1229го узлов памяти, прямой выход триггера подключен к входу запуска генератора тактовых импульсов и управляющему входу узла ключей, выход которогоподключен к второму входу5 сумматора-вычитателя, управляющий вход которого соединен с вторым входом первого элемента И и подключен к инверсному выходу триггера, при этом информационный выход первого счетчика, второй и третий выходы генератора тактовых импульсов первого блока управления подключены соответственно - к адресным входам первого и второго узлов памяти, второму установочному входу триггера и второму входу второго элемента ИЛИ, второму входу первого элемента ИЛИ и входу управления сдвига первого регистра сдвига формирователя спектральных20 полос, четвертый выход первого синхронизатора подключен к тактовому входу триггера первого блока управления, входы обнуления триггера первого и второго счетчиков которого25 соединены и подключены к выходу второго узла сравнения второго блока управления, второй вход первого узла/75 12сравнения и второй вход умножителякоторого соединены и подключены квыходу узла округления первого блока управления, информационный выходсчетчика которого подключен к третьему информационному входу второгокоммутатора, счетный вход первогосчетчика второго блока управленияподключен к выходу переполнения первого счетчика первого блока управления, установочный вход второго счетчика которого является входом задания кода начальной частоты устройства, входами задания кода отношениячастот и кода числа спектральных полос являются соответственно второйвход второго узла сравнения и второйвход умножения второго блока управления,1 выход первого узла сравненияи информационный выход первого счетчика которого подключены соответственно к тактовому входу триггера иинформационному входу узла ключейформирователя спектральных полос,второй вход сумматора которогоподключен к выходу блока вычис -ления модуля комплексного числа,11229775Составитель А,Баранов Редактор Л.Гратилло Техред Г.Гербер Корректор А,Обручар Заказ 2451/49Тираж 671 Подписное ВНИИПИ Государственного комитета СССРпо делам изобретений и открытий133035, Москва, Ж, Раушская наб., д. 4/5 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4