Цифровой релейный коррелятор

СОЮЗ СОЕЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН С 06 Р 15/336 ПИСАНИЕ ИЗОБРЕТЕНИ СВИДЕТЕЛЬСТ ОРСК К 7тут им. акад.строительныйизской ССРБ. ДычаковсГ.Н. Щербаков ии инс Прибо ия Кирг вич, В манис,ьство СССР /336, 1980, тво СССР 5/336, 1984 иде 6 Р тель6 Р ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ(54) ЦИФРОВОЙ РЕЛЕЙНЫЙ КОРРЕЛЯТОР(57) Изобретение относится к специализированным средствам вычислительной техники и может быть использовано для построения релейных корреляторов, определяющих оценку взаимнойкорреляционной функции двух сигналов.Цель изобретения - расширение динамического диапазона релейного коррелятора при незначительном усложнении устройства - достигается засчет введения в известное устройстводвух групп элементов И, группы элементов ИЛИ и трех групп триггеров ссоответствующими функциональными свяИзобретение относится к специализированным средствам вычислительнойтехники и может быть использовано"дляпостроения релейных корреляторов определяющих оценку взаимной корреляционной Функции двух сигналов.Цель изобретения - расширение динамического диапазона релейного коррелятора при незначительном усложне-,нии устройства. ОНа чертеже изображена структурнаясхема релейного коррелятора.Коррелятор содержит н 1 сумматоров 1,регистров 2, регистр 3 сдвига, первую 4, вторую 5 и третью 6 группы 15триггеров, первую 7 и вторую 8 группы элементов И, группу элементов ИЛИ 9,вход 10 первого разряда первого инФормационного входа коррелятора,вход 11 второго разряда. первого информационного входа коррелятора,вход 12 первого разряда второго инФормационного входа коррелятора,вход 13 второго разряда второго инФормационного входа коррелятора.25В цифровом релейном коррелятореопределяется оценка релейной взаимнойкорреляционной функции двух сигналовх и у.В. = Мх(С+1.) эзоп у(С)где М - знак математического ожидания;з 1 дп у = а(-1)1, при а = 1, Ь = 0з 1 дп у = О, прн а = 035-1, при а = Ь = 1. ЭО Сигналы а и Ь поступают на входы первого и второго разрядов первого информационного входа коррелятора. Сигнал а определяет интервалы времени анализа сигнала у(С), а сигнал Ь можно сформировать, например, пропуская у(С) через компаратор.Так как арифметические операции в корреляторе выполняются над последовательными кодами, то двоичные коды второго исследуемого сигнала х подаются на входь 1 первого и второго разрядов второго информационного входа коррелятора последовательно. Для преобразователя сигнала х(С) в такие коды можно, например, использовать аналого-цифровой преобразователь инФормация с выходов которого записывается в регистры сдвига, выходы кото рых подключены к входам первого и второго разрядов второго информационного входа коррелятора. Старшие разряды двоичных кодов сигнала х определяют его знак, а разрядность двоичных кодов - динамический диапазон коррелятора, на входы 12 и 13 коррелятора.; поступают соответственно р - разрядные последовательные двоичные коды положительных и отрицательных/ значений входного сигнала х =(С ,С, ) и -х= (д ,й,) начиная с младших разрядов С, и Й причем -х=х+1.Коррелятор работает следующим образом.На первый и второй тактовые входы коррелятора поступают тактовые импульсы ТИ 1 и ТИ 2, частоты следования которых соответственно равны Г, и 1,Р=Р где Р - разрядность регистра 2), Число Р определяет динамический диапазон коррелятора, Частота 11 является частотой дискретизации входных сигналов по оси времени. Значения сигналов х. и у К со 1 К 1 К ответствуют моментам времени С =1.М(-1)+К/Г, где= 1,Б, 111 - количеетво усреднений, М - число определяемых ординат оценки взаимной релейной корреляционной функции, которое равно числу сумматоров 1. Каждое значение х. поступает в кор 1 Крелятор эа Р тактов. Значения а и Ьн, 1 К первого сигнала у поступают на счет 1 Кные входы триггеров 4 и 5 соответственно с частотой Г . Если в регистре 3 единица находится в К-м разряде и нули в остальных разрядах, то на входы установки К-х триггеров 4 и 5 поступает высокий разрешающий потенциал и отрицательный фронт импульса ТИ 1 записывает в эти триггеры числа,а и ь. и сдвигает единицук кв (к +1 -й разряд регистра 3. При этом содержимое остальных триггеров не изменяется. После прохождения г 1 импульсов ТИ 1 в триггеры 4 и 5 с номерами 1, 2. ,1 т 1 записываются соответственно числа а 1 Ьа,Ь;В триг ерах 4 и 5 формируются сдвийутые во времени коды сигнала у.Дешифратор, собранный на элементах И 7, 8 и ИЛИ 9, реализует логическую функцию1=ела лЬмдлалЬВ нем производится перемножение входных сигналов. За Р тактов работы коррелятора через этот дешифратор Проходят последовательно двоичные числа.=х яру На первый и второй информационные входы сумматоров 1 с частотой Г2 поступают соответственно значения разрядов чисел Б = (Б ,,Бо ) сОР выходом регистров 2 и С = (), с выходов элементов ИЛИ 9. 11 ри этом сумма младших разрядов Б, = Б, +и результат переноса П отрицательным фронтом первого импульса ТИ 2 за 5 писываются соответственно в регистр 2 и триггер 6. В следующий такт суммирования определяется сумма Б = Б + + ,+ П, и перенос П . Отрицательный фронт второго импульса ТИ 2 сдвигает информацию в регистре 2 на один разряд вправо и записывает значение П в триггер 6. За Р тактов в регистре 2 сформируется сумма Б = Б + С =Ъ 5вфэБо)В исходном состоянии регистры 2 и триггеры 4-6 устанавливаются в нулевое положение, и единица записывается в первый разряд регистра 3. В первый цикл вычисления длительностью З 0- 1/Г, на выходе первого элемента ИЛИ 9 за Р тактов сформируется произведениех, яЮ у 11и во втором регистре 2 сформируется З 5 сумма Б, = О . В течение второго цикла вычисления во втором регистре 2 сформируется суммаБ = х. я 5.рп уа в третьем регистре 2 - суммадбБ = Б, + х. яапу.За М-й цикл вычисления во 2,3 М-м регистрах 2 сформируются соответственно суммыБм.1=. х;яяп у ) Бм 1 Бм-++ х; у уьича на вход первого регистра 2 с выода М-го сумматора 1 поступает по- Эследовательно, начиная с младших разрядов, код суммыМБ, = (Б Б, ) - х, ядп у.В последующие циклй вычисления на выходе 7 М-го сумматора 1 сформируются суммы МБ. = х я 1 яп ук:11 К где г = 0,(М).Через МИ циклов на выходе коррелятора сформируется М суммМ- с;г Г-1Чтобы исключить переполнение, разрядность регистров 2 должна быть не меньше разрядности сумм Б,Для получения ординат оценки релейной взаимной корреляционной функции достаточно значение Б умножить на коэффициент пропорциональности-яяФормула изобретенияЦифровой релейный коррелятор, содержащий группу из и сумматоров, группу из и регистров и регистр сдвига, тактовый вход которого является первым тактовым входом коррелятора, тактовые входы всех регистров группы объединены и являются вторым тактовым входом коррелятора, первый информационный вход К-го сумматора группы (К = 1,2п) соединен с выходом К-го регистра группы, причем выход и-го сумматора группы является выходом коррелятора, о т л и - ч а ю щ и й о я тем, что, с целью расширения динамического диапазона, в него введены первая и вторая группы элементов И, группа элементов ИЛИ; первая, вторая и третья группы триггеров, причем тактовые входы триггеров первой и второй групп объединены и являются первым тактовым входом коррелятора, выходы регистра сдвига соединены с установочными входами триггеров первой и второй групп, а выход младшего разряда регистра сдвига соединен с входом его же старшего разряда, информационные входы триггеров первой и второй групп являются входами первого и второго разрядов первого информационного входа коррелятора. соответственно, первые информационные входы элементов И первой и второй групп являются входами первого и второго разрядов второго информационного входа коррелятора соответственно, вторые информационные входы элементов И первой и второй групп соединены с выходами соответствующих триггеров первой группы, инверсные выходы триггеров второй группы соединены с третьимиЗаказ 2652/50 Тираж 671 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-полиграфическое предприятие, г. Ужгород, ул.Проектная,иформационными входами элементов Ипервой группы, а прямые выходы соединены с третьими информационными,входами элементов И второй группы,выходы элементов И первой и второйгрупп соединены с первыми и вторымиинформационными входами элементов ИЛИгруппы соответственно, выходы которых соединены с вторыми информационными входами соответствующих сумматоров груны, выход перово и и ядппереноса каждого сумматорруинысоединен с входом и выходом соответствующего триггера третьей группы соответственно, гактовые входы триггеров третьей группы объединены и являются вторым тактовым входом коррелятора, а выход и-го сумматора группы подключен к входу первого регистра группы