Аналого-цифровой преобразователь

(57) Изобретение олительной и цифровтехнике и может бытдля преобразованиячин в цифровые. Он ПРЕ носится к вычиси измерительнойь использованоаналоговых велипозволяет повы ОСУДАРСТ 8 ЕННЫЙ НОМИТЕТ СССР ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬ 1 ТЮ(56) АвторскоР 788372,кл.АвторскоеУ 790285, кл,сить достоверность преобразованияза счет применения в аналого-цифровом преобразователе (АЦП) поразрядного кодирования избыточных измерительных кодов (ИИК). Построение цифроаналогового преобразователя на ос. -нове. ИИК, а также введение первогои второго блоков элементов ИЛИ, второго блока элементов И, второгоблока развертки кодов, второго регистра, блока постоянной памяти игенератора тактовых импульсов позволяют проводить ускоренный метрологический самоконтроль АЦП, не ухудшаябыстродействия АЦП в режиме преоб. -разования входного сигнала, чтообеспечивает повышение достоверности преобразования, 2 з.п. ф-лы,4 ил.11Изобретение относится к вычислительной и цифровой измерительной технике и может быть использовано для преобразования аналоговых вели- чин в цифровые.Цель изобретения - повышение достоверности аналого-цифрового преобразователя.На Фиг, 1 приведена функциональная схема аналого-цифрового преобразователя (АЦП); на фиг. 2 - функциональная схема блока управления; на фиг. 3 и 4 - граф-схема алгоритма работы устройства.Аналого-цифровой преобразователь содержит входную шину 1, блок 2 сравнения, цифроаналоговый преобразователь 3 (ЦАП), второй регистр 4 (2 РГ), первый блок 5 развертки кода (1 БРК), первый блок 6 элементов ИЛИ, второй блок 7 элементов ИЛИ, второй блок 8 элементов И (1 БЛЭ И), второй блок 9 развертки кодов (2 БРК), блок 10 управления, генератор. 11 тактактовых импульсов, выходные информационные шины 12, выходные конг-. рольные шины 13. Блок 10 управления содержит выходы 14-22 с первого по девятый и входы 23-25 с первого по третий,АЦП содержит также первый блок элементов И 26 и первый регистр 27 (1 РГ).Блок 10 управления (фиг. 2) выполнен на первом и втором регистрах 28 и 29, инверторе 30, постоянном запоминающем устройстве 31 (ПЗУ).Цифроаналоговый преобразователь (ЦАП) 3 должен быть построен на основе избыточного измерительного кода (ИИК), например кода Фибоначчи или "золотой" пропорции. Аналогоцифровые преобразователи, построенные на основе избыточных измерительных кодов, обладают многозначностью выходной характеристики, что позволяет проводить контроль их метрологических характеристик. В основе контроля лежит представление одной аналоговой величины различными кодовыми комбинациями и сравнение последних между собой, При этом, если веса разрядов АЦП не имеют отклонений от требуемых значений, то этим кодовым комбинациям будет соответствовать один аналоговый эквивалент. Если веса разрядов АЦП имеют отклонения от требуемых значений, то различным кодовым комбинациям 223368 1будут соответствовать различные аналоговые эквиваленты.Данное обстоятельство лежит в основе контроля предлагаемого аналого-цифрового преобразователя, При-,:чем различные кодовые комбинации,необходимые для проведения контроля,получаются при уравновешивании входного сигнала с различными длительно О стями такта кодирования.Известно, что для АЦП, построенного на основе неизбыточного двоичного кода, существует минимальновозможная длительность такта пораз,рядного кодирования С , при коТ Ъ дфторой аналого-цифровое преобразование будет проводиться правильно, Величина 1при условии, что вы 2ходной сигнал ЦАП устанавливается 20 по экспоненциальному закону, определяется соотношением. =6,69(л +1),где ь - постоянная времени ЦАП;25 и - количество тактов поразгрядного кодирования.Если длительность такта поразрядного кодирования будет меньшезначения С , то возможно, что2 РЕПуравновешивание произойдет неверно вследствие появления ошибокуравновешивания типа "неправильноевключение разряда".Для аналого-цифровых преобразователей,содержащих в цепи обратнойсвязи ЦАПпостроенный на основеизбыточных измерительных кодов,вследствие наличия избыточности упоследнего, появление ошибок кодирования типа "неправильное включение разряда" не вызовет недоуравновешивания входного сигнала Акомпенсирующим сигналом ЦАП А.Для того, чтобы при аналого-циф 45 ровом преобразовании исключитьошибку кодирования типа "неправильное включение разряда" в процессеуравновешивания Асигналом А вводят асимметрию, заключающуюся в том,что на каждом -м такте поразрядного кодирования одновременно с К-мразрядом с весом Р,р включают группу некоторых младших разрядов, имеющих суммарный вес 60 6. Значение Ь 0 Й определяется по ФормулеЕ О;-Ое1=01223368 Сравнение компенсирующего сигнала Аи входного аналогового 55 сигнала АЫ производится при помо,1щи блока 2 сравнения, причем выход ной сигнал Т этого блока подчиняется следующему соотношению На основании значений ьЯ, 1синтезируется код К младших раздоПрядов, который при изготовлении устройства заносится в блок постоян, ной памяти.Если отношение о между весамиразрядов используемого кода является числом постоянным, то для формирования в процессе уравновешивания на каждом последующем )-м такте кодовой комбинации Косуществляется сдвиг исходной кодовойкомбинации К на один разряд впрадоюво,Совместное включение 1-го и группы некоторых младших разрядов приводит к тому, что действующий вес1-го разряда увеличивается. Приэтом, если разность ЬА=А-А вконце предыдущего такта уравновешивания была близка к значению 1-горазряда, то в текущем такте блок . сравнения сформирует логический сигнал, вызывающий выключение 1-горазряда и дальнейшее уравновешивание ведется разрядами с номерамименьшими 1.Таким образом, исключаются ошибки кодирования типа "неправильное , включение разряда".При преобразовании входной аналоговой величины в код аналого-цифровым преобразователем, содержащим ПАП, построенный на основе неизбыточного двоичного кода, такая асимметрия процесса уравновешивания принципиально невозможна, В этом случае ошибка кодирования "неправильное выключение разряда" приведет к. ,тому, что входную аналоговую величину А нельзя будет уравновеситьЬсигналом А с точностью до младшего разряда ЦАП. Поэтому результат преобразования Ав цифровой эквивалент Кц будет неверным. ЕслиЬЫ(ЦАП аналого-цифрового преобразователя реализовать на основе избыточного измерительного кода, то появляется возможность осуществить правильное аналого-цифровое преобразованиеИ при ошибках кодирования типа непра 1 випьное выключение разряда . Введение же асимметрии в процесс уравновешивания позволяет исключить ошибки кодирования типа "неправильноенвключение разрядаДанные обстоятельства позволяютФь значительно уменьшить время каждого )-го такта поразрядного кодирования. При этом на каждом такте уравновешивания нет необходимости осуществлять точное, например до полови 5 ны младшего разряда, сравнение Аи компенсирующего Ааналоговых сигналов. Достаточно на один такт поразрядного уравновешивания отводитьвремя, необходимое для установления10 переходных процессов в ЦАП и блокесравнения с погрешностью 1 Ц . Значение81 зависит от избыточности кода,на основании которого пострбен ЦАП,и определяется по формуле15 -(о Р=2 м - ,где к - отношение между соседнимичленами кода, на основаниикоторого построен ЦАП,20 Для чисел Фибоначчи при р=1(Ж ==23,67.Таким образом, построение ЦАП,25 на основе ИИК и незначительное изменение алгоритма поразрядного кодирования позволяют производить правильное аналого-цифровое преобразование при значительном уменьшенииЗ 0 длительности такта кодирования поотношению к номинальному значению.Данное обстоятельство используетсядля контроля аналого-цифрового преобразователя.Работа устройства происходит врежиме непосредственного преобразования входного сигнала в код в двухциклах. Причем длительность одноготакта поразрядного кодирования в первом цикле равна 1,(1,)11 ), а длительность одного такта поразрядного кодирования во втором циклеравна 1 (Ьс 1 г ). В первом цикле преобразованиевходной аналоговой величины в кодпроисходит классическим методом поразрядного уравновешивания с помощью блоков 2, 3, 4, 16, 6, 10 и 5011, причем второй регистр 4 находится в нулевом состоянии в течениевсего цикла кодирования.Процесс кодирования заканчивается на и-м такте поразрядного кодирования. При этом входной аналоговый сигнал А уравновешен компенсирующим сигналом А ЦАП 3 с точностью до половины младшего разряда ЦАП 3 и на выходных информационных шинах 12 устройства появится код К 1, являющийся цифровым эквивалентом входного аналоговогосигнала АехНа (и+1)-м такте происходит запись кода К, из первого регистра 26 во второй блок 9 развертки кода и по сигналу блока 10 управления управляемый генератор 11 переменной частоты изменяет частоту задающих%г импульсов с 1 на 1 .Во втором цикле на первом такте преобразования.входной аналоговой величины Ав код Кг по сигналу блока 1 О управления устанавливается в единичное состояние (и)-й разряд первого регистра 27 и во второй регистр 4 записывается кодовая комбинация Ккоторая поступает на первый блок 6 логических элементов ИЛИ. Затем кодовые комбинации через первый блок 6 логических элементов ИЛИ поступают на вход ЦАП 3, на выходе которого появится компенсирующий аналоговый сигнал А =И, 1 + +О оп.1, где й , - вес старшего разряда ЦАП.Сравнение компенсирующего сигнала Аи входного аналогового сигнала Апроизводится при помощи блока 2 сравнения.На втором такте аналого-цифрового преобразования по сигналу блока 1 О управления содержимое второго регистра 4 сдвигается на один разряд вправо, в результате чего на выходе второго регистра 4 появится кодовая комбинация КОдновременно устанавливается в единичное состояние (п)-й разряд первого регистра 27. При этом на выходе ЦАП 3 появится компенсирующий сигнал А .Работа устройства на любом -м такте происходит аналогично. В первом регистре 27 устанавливается в единичное состояние (п-,-й разряд, содержимое второго регистра 4 сдвигается на один разряд вправо, в результате чего на выходе второго ре 45 1 вой комбинацииявляется отсутствие.сигналов совпадения значащих разрядовкода, поступающих с выхода второгоблока 8 логических элементов И.После выполнения операции вычитания содержимое одного из блоков 5 или 9 через второй блок 7 элементов ИЛИ и первый блок 26 логических элементов И, при наличии разрешающего сигнала от блока 10 управления, поступает на контрольные выходные шины 13 устройства, Наличие ненулевового кода на контрольном выходе 13 свидетельствует о наличии и величине отклонений весов разрядов ЦАП от требуемых значений. 5 10 .5 20 25 35 40 гистра 4 появится кодовая комбинация К, . На выходе ЦАП 3 появится компенсирующий аналоговый сигнал А, , который сравнивается с сигналом А ц при помощи блока 2 сравнения, По сигналу У(п-)-й разряд либо остается в единичном состоянии (" =1), либо устанавливается,в нулевое состояние (У=0).Процесс кодирования заканчивается на и-м такте поразрядного кодирования. При этом входной аналоговый сигнал Ауравновешен компенсирующим сигналом А . ЦАП 3 с точностью до половины младшего разряда и на выходных информационных шинах 12 устройства появится код К , явг 1 ляющийся цифровым эквивалентом входного аналогового сигнала А. На (п+1)-м такте происходит запись кода Кг из первого регистра 16 в первый блок 5 развертки кода.Над содержимыми блоков 5 и 9 развертки кодов выполняется операция вычитания. В формировании разности кодовых комбинаций участвуют первый блок 5 развертки кода, второй блок 9 развертки кода, второй блок 8 элементов И и блок 1 О управления. Выполнение операции вычитания производится путем развертки кодовых комбинаций впервом блоке 5 развертки кода и во втором блоке 9 развертки кода и установки в нулевое состояние совпадающих значащих разрядов кода, причем установка в нулевое состояние совпадающих разрядов производится после полной развертки кода. Указанный процесс происходит до появления нулевой кодовой комбинации хотя бы в одном из блоков . развертки кода. Признаком появлениянулевой кодо Блок 10 управления может быть синтезирован различными методами. Например, он может быть выполнен на основе автомата с памятью или по принципу программного управления.Один из возможных вариантов реализации блока управления приведен на фиг. 2, Для формирования управляющих сигналов применена последовательная схема с использованием ПЗУ.Необходимые для управления функционирования АЦП управляющие и условные сигналы приведены в таблице.Алгоритм функционирования устройства в соответствии с вышеприведенным описанием работы для п=8 показан на Фиг. 3 и 4.Алгоритм состоит из вершин: 1. в.1-17 - обнуление 2 РГ и уравновешивание входной аналоговой величины при 1,г 1т2. в.18 - изменение частоты Г сна 1 в 2 РГ переписывается из БПП дополнительная кодовая комбинация и в 2 БРК переписывается содержимое 1 РГ;3. в.19-35- происходит уравновешивание входной аналоговойвеличины при 1т, г; 4. в,3 б - в 1 БРК переписываетсясодержимое 1 РГ;5. в.37-39- выполняется операция вычитания путем установки в нулевое состояниесовпадающих значащихразрядов кода; о. в.40 - сигнал разрешения дляпоступления информациина контрольный выход.Формула изобретения1. Аналого-циФровой преобразователь, содержащий блок сравнения, первый вход которого является входной шиной, второй вход подключен к выходу цифроаналогового преобразователя, блок управления, первый выход которого подключен к управляющему входу первого регистра, выходы которого подключены к соответствующим первым информационным входам первого блока развертки кодов, первый и вто.рой управляющие входы которого под 1223368 8ключены соответственно к второму:третьему выходам блока управления,четвертый выход которого подключен кпервому входу первого блока элементовИ, выходы которого являются выходными коитрольньки шинами, о т л и -ч а ю щ и й с я тем, что, с цельюповышения достоверности преобразования, в него введены первый и второйблоки элементов ИЛИ, второй блок элементов И, второй блок развертки кодов, второй регистр, блок постояннойпамяти, генератор тактовых импульсов,вход которого подключен к пятому выходу блока управления, а выход - кпервому входу блока управления, шестой, седьмой и восьмой выходы которого подключены соответственно к первому, второму и третьему управляющимвходам второго регистра, информационные входы которого подключены к соответствующим выходам блока постоянной памяти, а выходы - к соответствующим первым входам первого блокаэлементов ИЛИ, выходы которого подключены к соответствующим входамцифроаналогового преобразователя,вторые входы объединены с соответствующими первыми информационными входами второго блока развертки кодов иподключены к соответствующим выходампервого регистра, которые являютсявыходными информационными шинами;первый управляющий вход второго бло"ка развертки кодов подключен к девятому выходу блока управления, второйуправляющий вход объединен с вторымуправляющим входом первого блокаразвертки кодов, а вторые информационные входы объединены с соответст. вующими вторыми информационными входами первого блока развертки кодов,вторыми входами блока управления иподключены к соответствующим выходамвторого блока элементов И, первые 45 входы которого объединены с соответствующими первыми входами второгоблока элементов ИЛИ и подключены ксоответствующим выходам первого блока развертки кодов, а вторые входы 50 объединены с соответствующими вторыми входами второго блока элементовИЛИ и подключены к соответствующимвыходам второго блока развертки кодов, выходы второго блока элементов 55 ИЛИ подключены к соответствующим вторым входам первого блока элементовИ, при этом информационный вход первого регистра подключен к выходу бло1223 Номер связи Обозна- Наименование сигчение налов Примечание При Х ЧХ ЧЛХ ==О один из БРК обнулен Второй вход БУ Х Сигнал совпадения При У 1=1 изменяется частота д Сигнал управления Г Синхроимпульс 1 РГ Первый выход БУ У Второй выход БУ У Синхроимпульс записи 1 БРК Сигнал развертки1 БРК и 2 БРК Третий выход БУ У Обнуление 2 РГ Шестой выход БУ У Синхроимпульс записи 2 РГ Седьмой выход УБу Сдвиг содержимого2 РГ Восьмой выход УБу Синхроимпульс записи 2 БРК Девятый выход УБу Синхронизация контроля Четвертый выход У Бу Х ,Х , ,Х - выходные сигналы 1 БЛЭ И по числу разрядовькода. ка сравнения, а третий вход блока управления является шиной "Запуск".2, Преобразователь по п. 1, о тл и ч а ю щ и й с я тем, что блок управления выполнен на первом и втором регистрах,- инверторе, постоянном запоминающем устройстве, и входов которого, где п - число разрядов аналогу-цифрового преобразователя, являются вторыми входами бло О ка управления, входы с и+1 по п+6 подключены к соответствующим выходам второго регистра, выходы с первого по девятый подключены к соответствующим информационным входам 15 первого регистра, выходы с десятого 368 1 Опо пятнадцатый подключены к соответствующим информационным входам второго регистра, первый управляющий вход которого является третьим входом блока управления, второй управляющий вход подключен к выходу инвертора, вход которого объединен с управляющим входом второго регистра и является первым входом блока управления, первый, второй, третий, четвертый, пятый, шестой, седьмой, восьмой и девятый выходы блока управления являются соответственно пятым, первым, вторым, третьим, шестым, седьмым, восьмым, девятым и четвертым выходами блока управления.1223368 Составитель В.ПершиновРедактор В,Иванова Техред О.Гортвай ор Г,Решет Кор аказ 1724(5 г Й с иал ППП "Патент", г, Ужгород, ул. Проектная, 4 9 Тираж 816ВНИИПИ Государствепо делам изобрет 113035, Москва, Ж,Подписномитета СССРоткрытийая наб., д. 4