Аналого-цифровой преобразователь

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК г 91 ИггМ 1/2 щ гк ЕНИЯ АВТОРСКОМУ СВИДЕТЕЛЬСТВУ аров,о СССР 1980. СССР 1981. РАЗОВА Л(57) Изобретвой иэмерителтехнике и мождля преобразличин в цифрволяет расщивозможностиразователя ( А аналоговых веИзобретение по вани вые. ить нкциональные-цифрового преобналогЦП),о тающего ОСУДАРСТВЕННИЙ КОМИТЕТ СССР О ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ ИСАНИЕ ИЗ. (54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБ ие относится к цифроной и вычислительнойт быть использовано избыточно-измерительном коде (ИИК).Применение ИИК обеспечивает высокуюточность преобразования при использованин цифроаналогового преобразовате,ля низкой точности, а введение блокагостоянной пачяти,цифрового коммутатра, арифметико-логического устройстварегистра, элемента И, регистра последовательного приближения, регистра сдвига и дополнительного цифроаналогового преобразователя, которые обеспечивают работу АЦПв режиме поверки и непосредственногопреобразования с коррекцией, позволяет получить результат преобразования в обычном двоичном коде, т,е.в изобретении сочетаются достоинства ИИК (низкие требования к точности ЦАП) и обычного двоичного кода1 12168Изобретение относится к цифровой измерительной и вычислительной технике и может быть использовано для преобразования аналоговых величин в цифровые.Цель изобретения - расширение функциональных возможностей аналогоцифрового преобразователя.На фиг. 1 представлена функциональная схема аналого-цифрового,преобразователя; на фиг, 2 - функциональная схема блока управления;. на фиг,. 3 и 4 - граф-схема. алгоритма работы устройства.Аналого-цифровой преобразователь15 содержит входную шину 1, аналоговый коммутатор 2 ( АК), дополнительный цифроаналоговый преобразователь 3 (ЦАП), регистр 4 сдвига (РГС), блок 5 сравнения (БС), основной цифроанало О говый преобразователь б (ЦАП), регистр 7 последовательного приближения (РПП ), первую и вторую управляющие шины 8 и 9, пятый выход 10 блока управления, шестой выход 11 блока 25 управления, второй выход 12 блока управления, четвертый выход 13 блока управления, блок 14 оперативной памяти (БОП), блок 15,постоянной памяти (БПП), элемент И 16, цифровой, ЗО коммутатор 17 (ЦК), арифметико-логическое устройство 18 ( АЛУ), регистр 19 (РГ),блок 20 управления, первый выход 21 блока 20, седьмые выходы 22 блока 20, третий выход 23 блока 20,35 восьмой, девятый, десятый, одиннадцатый и двенадцатый выходы 24 - 28 блока 20, выходные шины 29, шину 30 Запуск".Блок 6 управления ( фиг.2) выполнен4 О на постоянном запоминающем устройстве 31, первом и втором регистрах 32 и 33, генераторе 34 тактовых импульсов.Основной цифроаналоговый преобразователь б предлагаемого устройства должен быть выполнен на основе избыточных измерительных кодов ( ИИК), например кодов бибоначчи 1 золотой пропорции и др. Применение ИИК позволит обеспечить высокую точность преобразования при использовании ЦАП с низкой точностью, однако то, что результат преобразования получается также в ИИК, сушественно ограничивает область применения. Предложенное техническое решение сочетает достоинства ИИК (низкие требования к точности основного 11 АП 6) и обыч 27 2ного двоичного кода (широкая областьприменения), т.е. обладает расширенными функциональными возможностями.устройство функционирует в двухрежимах: поверки и непосредственногоаналого-циФрового преобразованияс коррекцией,В режиме. поверки определяютсякоды реальных значений весов разрядов ПАП б. Причем разряди делятсяна группу старших (поверяемых) игруппу младших (неповеряемых) разрядов, Такой подход справедлив приформировании весов разрядов с одинаковой относительной погрешностьюВ,В этом случае абсолютные отклоненияДВЕ от требуемых значений Ы,длястарших разрядов будут большими, .а для младших - малыми. Поэтомукоды реальных значений весов младших разрядов Крр, полученные послеизготовления устройства, записываются в БПП 15 .и используются при функционировании.Определение кодов Крр реальных значений весов разрядов,производится только для группы изстарших разрядов, Значения п определяются иэ условияЯтр 1ди-+ "Отртгде и - количество разрядов ЦАП;дЯ - отклонения от требуемоЫп 1го значения ( -т+ 1) - горазряда;Я, д р - значения первого и втотр 1 ррого младших разрядовсоответственно.Определение кодов Кр для старших разрядов производится при формировании ЦАП 3 ступенчато нарастающей аналоговой величины А , каждаягступень которой соответствует весу проверяемого разряда. Каждый аналоговый сигнал Ар дважды уравновешивается по методу поразрядного кодирования компенсирующим сигналом Ак ЦАП б - один раэ с запретом включения поверяемого разряда, другой раз - без запрета. По результатам двух кодирований опрецеляется код реального веса поверяемого разряда,Работа устройства в режиме поверки осуществляется следующим образом.По сигналам БУ 20 происходит обнуление РГ 19, содержимого БОП 14, запись исходного кода в РГС 4, устанавливается в начальное состояние РПП 7, аналоговый коммутатор 2 под 1216827ключает к второму входу БС 5 выход ЦАП 3, на котором присутствует аналоговый сигнал А ;.Значение вспомогательного аналого. вого сигнала должно быть таким, чтобы при поразрядном уравновешивании его компенсирующим сигналом ЦАП 6 А произошло включение поверяемого 1 п -т+ 1) - го разряда, т,е. А,+, должны превышать реальный вес поверяемого разряда на величину 5 - 207. Далее при помощи блоков 5, 6, 7, 16, 20 производится аналого- цибровое. преобразование сигнала А. Результат первого преобразования15Кр,-рр,+ р которое осуществляется с запретом включения -в+ 1) - го разряда при помощи элемента И, формируется в РПП 7. Двоичный код Кц первого преобразователя формируется в РГ 19 при помощи блоков 14, 15, 17, 18, 19, 20 по формуле 25 где а;е(0,11- реэрндный кцэФфициент первого кодирования Кг,д, , Результат второго кодирования К,также формируется в РПЛ 7. Двоичный З 0Икод К, +, второго преобразования формируется в РГ 19 по формуле И ц11 и-ртам+1 -марэ -рр+11 Р р35 45 где а Е 0,1 - разрядный коэффициент1двторого кодирования К+, . Таккак коды Кр, равны нулю при н-ид+1( содержимое БОП 14 - нулевое), тоН 40код К.,+ равен коду реальноговеса(ь -ьэ+ 1) - го разряда, т.е.рКрп-ьд+1 = К э,+, . По сигналуБУ 20 этот код переписывается вБОП 14,Далее производится сдвиг РГС 4,в результате чего на выходе ЦАП 3появится новый вспомогательный аналоговый сигнал А , ,. Получениереального веса(и -п+ 2) - го разрядапроисходит аналогично описанному.Процесс поверки заканчивается послеопределения кодов реальных весоввсех старших разрядов.В режиме непосредственного преобразования входной аналоговой величины А в код участвуют все блокиустройства за исключением ЦАП, РГСи элемента И,Скорректированный результат преобразования К ( А ) определяется с учетом кодов .реальных значений весов К и формируется в РГ 19 по формулегде О;Е 0,1) - двоичная цифра результата уравновешивания А сигналом А.По окончании процесса поразрядного уравновешивания код К(А) поступает на выход 29 устройства.Функционирование устройства в режиме непосредственного преобразования периодически прерывается режимом поверки, Частота перехода изрежима в режим определяется скоростью изменения реальных. значений весов разрядов ЦАП и зависит от стабильности параметров аналоговых узлов и от скорости изменения внешних условий,Один из возможных вариантов реализации блока управленияприведен на фиг. 2. Для формирования управляющих сигналов применена последовательная схема с использованием ПЗУ.Необходимые для управления функционированием АЦП управляющие и условные сигналы приведены в таблице.Алгоритм функционирования устройства в соответствии с приведенным описанием работы показан на фиг,3 и 4.Формула изобретенияАналого-цифровой преобразователь, содержащий блок управления, блок сравнения, первый вход которого подключен к выходу основного цифроаналогового преобразователя, блок оперативной памяти, первый управляю-. щий вход которого подключен к первому выходу блока управления, о т - л и ч а ю щ и й с я тем, что, с целью расширения функциональных возможностей, введены блок постоянной памяти, цифровой коммутатор, арифметико-логическое устройство, регистр, элемент И, регистр последовательного приближения, регистр сдвига, дополнительный цифроаналоговый преобразователь, аналоговый коммутатор, первый информационный вход которого является входной шиной устройства, второй информационный вход121 б 827 Наименование сигнаНомер Обознасвязи чение Примечание лов"Режим 2" При Х =1 - разрешение г рес 1 браэонання подключен к выходу дополнительногоцифро-аналогового преобразователя,управляющий вход - к второму выходублока управления, выход - к второмувходу блока сравнения, выход которого подключен к первому входу элемента И, второй вход которого подключенк третьему выходу блока управления,выход - к второму управляющему входу 1 Облока оперативной памяти, управляющему входу блока постоянной памяти ик информационному входу регистрапоследовательного приближения, выходы которого подключены к соответст;вующим входам основного цифро-аналого.ного преобразователя, первый управляющий вход подключен к четвертомувыходу блока управления, пятый выходкоторого подключен к пеРвому упРав Оляющему входу регистра сдвига, выходы которого подключены к соответствующим входам дополнительного цифроаналогового преобразователя, второйуправляющий вход объединен с вторымуправляющим входом регистра. последовательного приближения и подключен к шестому выходу блока управления, седьмые выходы которого подключены к соответствующим адреснымвходам блоков постоянной и оперативной памяти, восьмой выход подключенк третьему управляющему входу блокаоперативной памяти, выходы которогоподключены к соответствующим первыминформационным входам цифровогокоммутатора, вторые информационныевходы которого подключены к соответствующим выходам блока постояннойпамяти, управляющий вход подключенк девятому выходу блока управления,4 Овыходы подключены к соответствующимпервым информационньм входам арифметико-логического устройства, управляющий вход которого подключенк десятому выходу блока управления, 4выходы подключены к соответствующиминформационным входам регистра,первый и второй управляющие входы которого подключены соответственно к одиннадцатому и двенадцатому выходам блока управления, выходы являются выходными шинами и подключены к соответствующим информационным входам блока оперативной памяти и вторым информационным входам арифметикологического устройства, при этом первый и второй входы блока управления являются соответственно перной и второй управляющими шинами, а третий вход является шиной запуск".2, Преобразователь по п.1, о тл и ч а ю ш и й с я тем, что блок управления выполнен на первом и втором регистрах, генераторе тактовых импульсов и постоянном запоминающем устройстве, первый и второй входы. которого являются соответстненно первым и вторым входами блока управления, входы с третьего по девятый подключены к соответствующим выходам второго регистра, вь 1 ходы с первого по Г + 11, гдеГ=ГГо 1+1,агав количество разрядов основного цифроаналогового преобразователя, подключены к соответствующим информационным входам первого регистра, выходы с Г + 2 по Г+ 18 подключены к соответствующим информационным входам второго регистра, первый управляющий вход которого является третьим входом блока управления, второй управляющий вход подключен к прямому выходу генератора тактовых импульсов, инверсный выход которого подключен к управляющему входу первого регистра, первый, второй и третий выходы которого являются соответственно пятым, четвертым и первым выходами блока управления, выходы четвертого по Г + 3 являштся седьмыми выхо - дами блока управления, выходы с г + 4 по г+ 11 являются соответственно девятым, десятым, шестым,одиннадцатым, третьим, вторым, восьмым и двенадцатыми выходами блокауправления.8Продолжение таблицы При=О коммутируется выход ЦАП При У О - считывание 3 При У =О - запрет При У =О коммутируетсявыход БОП При У 6 =О - сложение121 б 827 Составитель В.ПершиновТехред Т.Дубинчак Редактор С.Патруще рректор О,Лугова аз 1004/60 113035,Филиал ППП "Патент", г,ужгород, ул.П я,4 Тираж 81осударствелам иэобреосква, 7-3 Подписиного комитета СССРений и открытийРаушская наб., д.4/5