Цифровой регистратор

-ъаОПИСАНИЕ ИЗОБРЕТЕ ТВУ щ, В;Щф д" ец типа ие. Фирма ОСУДАРСТНЕННЫЙ КОМИТЕТ СССПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ К АВТОРСКОМУ СВИДЕТ(71/, Институт электродинамики АНУССР и Специальное конструкторскотехнологическое бюро Институтаэлектродинамики АН УССР(54)(57) ЦИФРОВОЙ РЕГИСТРАТОР, содержащий аттенюатор, фильтр низкихчастот, аналого-цифровой преобразователь, два регистра хранения иблок сравнения, соединенные последовательно, элемент ИЛИ, два элементауправления, блок памяти, генератортактовых импульсов, делитель частотыи цифроаналоговый преобразователь,причем к -входы регистров хранениясоединены с первым выходом первогоэлемента управления, второй входблока сравнения соединен с выходомпервого регистра хранения и первыминформационным входом блока памяти,первый выход которого подключен кшине цифрового выхода и через цифроаналоговый преобразователь - к шинеаналогового выхода, выход блокасравнения соединен с С - входом вто-рого регистра хранения и первым входом элемента ИЛИ, выходом соединенного с входом второго элемента управления, первый выход которого подключен к управляющему Ч -входу блока памяти, а второй выход - к первому входу первого элемента управления, генератор тактовых импульсов иделитель частоты соединены последовательно, причем первый выход посленего подключен к второму входу первого элемента управления, третий ичетвертый входы которого соответственно подключены к шинам сигналов"Сброс" и "Пуск", о т л и ч а ю-щ и й с я тем, что, с целью расширения функциональных воэможностей,в него введены распределитель импульсов, пять элементов И, элемент НЕ иреверсивный счетчик, информационнымвыходом соединенный с вторым информационным входом блока памяти, при-чем выход старшего разряда счетчикасоединен также с первым входом первого элемента И, выходом соединенного с вторым входом элемента ИЛИвыход обратного переноса реверсивного счетчика соединен с первыми входами второго и третьего элементов И,вторые входы которых подключены соответственно к первому и второму выходам распределителя импульсов, третий выход которого подключен к первому входу четвертого элемента И,второй выход первого элемента управления соединен с вторым входом первого элемента И, с входом разрешениязаписи блока памяти, первым входомпятого элемента И и через элемент НЕс вторым входом четвертого элементаИ и стробирующим входом распределителя импульсов, счетный. вход которого соединен с вторым выходом делителя частоты, первый выход которогоподключен к второму входу пятого эле1164549 мента И, выходом соединенного с суммирующим входом реверсивного счетчика, у которого вычитающий вход соединен с выходом четвертого элемента , И, информационный вход - с вторым выходом блока памяти и шиной цифрового выхода, управляющий вход - с выходом третьего элемента И, первыйД -вход - с первым выходом второго элемента управления, второй Р -входс первым выходом первого элемента упИзобретение относится к электроизмерительной технике и может бытьиспользовано для измерения амплитудных и временных параметров, атакже анализа статистических характеристик быстропротекающих процессов,Известен цифровой регистратор,содержащий последовательно соединенные аттенюатор, входной фильтр низких частот, элемент выборки и хранения; аналого-цифровой преобразователь, селектор вида запоминаемой информации, запоминающий блок, цифроаналоговый преобразователь, выходной. фильтр низких частот, промежуточный 15запоминающий блок, элементы управления запоминающим блоком и самописцем,генератор-делитель тактирующихимпульсов, выходную управляющую цепь,20цепь управления частотой выборки воспроизводимого сигнала и селектор приемного блока с переходным элементом,элемент управления самописцем содержит цепь управления запуском, входную цепь управления пусковым уровнем и наклоном пускового импульсаи цепь управления частотой выборки, регистрируемого сигнала, элементуправления запоминающим блоком содержит цепь управления запоминающим30блоком, цепь управления режимомработы счетчик слов и счетчик обращения 11,Недостатком данного устройстваявляется низкое быстродействие, 35обусловленное постоянным периодомвремени выборок входного сигнала в. запоминающий блок, не зависящим отскорости изменения входного сигнала. равления, выход второго элемента И соединен с третьим входом элемента ИЛИ, третий выход первого элемента управления подключен к входу запуска аналого- цифрового преобразователя, у: равляющий выход которого соединен с С-входом первого регистра хранения, третий выход второго элемента управления подключен к шине запуска развертки, а четвертый выход - к адресному входу блока памяти. Наиболее близким по технической сущности к изобретению является цифровой регистратор, содержащий последовательно соединенные аттенюатор, фильтр низких частот, элемент выборки и хранения, аналого-цифровой преобразователь, информационный выход которого через первый регистр хранения подсоединен к информационному входу второго регистра хранения, первому информационному входу блока памяти и первому входу блока сравнения, к второму входу которого подключен выход второго регистра хранения, выход блока сравнения подключен к управляющему входу второго регистра хранения и к одному из входов логического элемента ИЛИ, к другому входу которого подключен выход старшего разряда счетчика тактовых импульсов, при этом выходы всех разрядов счетчика тактовых импульсов подключены к второму информационному входу блока памяти, выход элементаФИЛИ подключен к Й -входу счетчика тактовых импульсов и к второму входу второго элемента управления, первый выход которого подключен к первому входу первого элемента управления, а второй выход - к управляющему входу блока памяти, при этом второй вход первого элемента управления подключен к счетному входу счетчика тактовых импульсов и к выходу делителя частоты, вход которого подклю чен к выходу генератора тактовых импульсов, первый выход первого элемента управления подключен к управляющему входу элемента выборки и3 1164549 4хранения, второй выхЬд - кпервому рез цифроаналоговый преобразовательвходу второго элемента управления, к шине аналогового выхода, выход блотретий выход - к й -входам первого и ка сравнения соединен с С -входомвторого регистров хранения и счетчи- второго регистра хранения и первымка тактовых импульсов, третий и чет входом элемента ИЛИ, выходом соедивертый входы первого элемента управ- ненного с входом второго элемента управ.ления подключены соответственно к ши- ления, первыи выход которого подклюнам сигналов "Сброс" и "Пуск", выход чен к управляющему Ч -входу блока паблока памяти подключен к шине цифро- мяти, а второй выход - к первомувого выхода и через цифроаналоговый 1 О входу первого элемента управления,преобразователь к шине аналогового генератор тактовых импульсов и девыхода, управляющий выход элемента . литель частоты соединены последовавыборки и хранения подключен к входу .тельно, причем первый выход послед"запуска аналого-цифрового преобразо- него подключен к второму входу пер.вателя, управляющий вход которого . 15 вого элемента управления, третий и. подключен к управляющему входу пер- четвертый входы которого соответствого регистра хранения 2.венно подключены к шинам сигналовНедостатком указанного устройства. "Сброс", и "Пуск", введены распре-явпяются его ограниченные функцио- делитель импульсов, пять элементовнальные возможности, так как невоз И, элемент НЕ и реверсивный счетможно оперативно после регистрации чик, информационным выходом соеди воспроизвести исследуемый сигнал в ненный с вторым информационным вхоаналоговой форме в реальном масштабе дом блока памяти причем выход стар.вУвремени вследствие того, что интер- . щего разряда счетчика соединен таквал времени между выборками в зако же с первым входом первого элементадированном виде записан в запоминаю- И, выходом соединенного с вторымщем блоке и используется. только при . .входом элемента ИЛИ, выход обратно-.цифровом анализе исследуемого процес- го переноса реверсивного счетчикаса на электронной вычислительной ма- соединен с первыми входами второгошине. После регистрации исследуемых ЗО и третьего элементов И, вторые входыпроцессов необходим оперативный про-которых подключены соответственно ксмотр записанной информации, воспро- первому . и второму выходам распре.изводимой в реальном масштабе вре- делителя импульсов, третий выходмени, чтобы исключить сбойные регист- которого подключен к первому входурации и тем самым сэкономить рабочее четвертого элемента И второй выход35Ввремя электронной вычислительной первого элемента управления соединенмашины, необходимое для обработки с вторым входом первого элемента И,информации,. с входом разрешения записи блокаЦель изобретения - расширение памяти, первым входом пятого элеменфункциональных возможностей цифрово" 4 О та И и чеРез элемент НЕ - с вторымго регистратора, входом четвертого элемента И и строПоставленная цель достигается т бирующим входом Распределителя имчто в цифровой регистратор, соде- пульсов, счетный вход которого соещий аттенюатор, фильтр низких частодинен с втоРым выходом делителя часаналого-цифровой преобразователь 45 тоты, первый выхоД которого подтель,. дварегистра хранения и блок сравнения,ключен к второму входу пятого элесоединенные последовательно, элеме мента И. выходом соединенного с сумИЛИ, два элемента ава управления, блок мирующим входом реверсивного .счетпамяти гене атор р тактовых импульсов, чика, у которого вычитающий входделитель частоты иты и цифро-аналоговый ,50 соединен с выходом четвертого эле.преобразовательР р а ель, причем Ц -входы ре- мента И, информационный вход - с втогистров х аненир -р ения соединены с первым рым выходом блока памяти и шинойвыходомпервого элемента управления, . цифрового выхода, управляющий. вход -.второй вхо блоР Д лока сравнения соединен с выходом третьего элемента И,перс выходом первого регистра хранения 55 вый к -вход - с первым выходом второи первым информационным входом блока го элемента управления, второй Й -памяти пе вый выхор " ыход которого под- вход с первым выходом первого злеменключен к шине иф ов гц фрового выхода н че- та управления, выход второго элемента50 И соединен с.третьим входом элемента ИЛИ, третий выход первого элемента управления подключен к входу запуска аналого-цифрового преобразователя, управляющий выход которого соединен 5 с С -входом первого регистра хранения, третий выход второго элемента управления подключен к шине запуска развертки, а четвертый выход - к адресному входу блока памяти.1 ОНа фиг, 1 представлена структурная схема цифрового регистратора; на фиг. 2 - пример выполнения схемы первого элемента управления; нафиг, 3 - пример выполнения схемы вто рого элемента управления.Цифровой регистратор содержит последовательно соединенные аттенюатор 1, фильтр 2, аналого-цифровой преобразователь 3, управляющий выход 20 которого соединен с С -входом первого регистра 4 хранения, а информационный выход через регистр хранения 4 подсоединен к информационному входу регистра 5 хранения, к первому 25 информационному входу блока 6 памя-. ти и к второму входу блока сравнения 7, первый вход которого соединен с выходом регистра хранения 5, а выходс С -входом регистра хранения 5 и с 30 первым входом элемента ИЛИ 8, к второму входу которого подключен выход первого элемента И 9, у которого к первому входу подключен выход старшего разряда реверсивного счетчика 1 О,к третьему входу -.выход второго элемента И 11. Первый выход первого элемента управления 12 подключен кК "входам регистров храйения 4 и 5 и к второму к -входу реверсивного 40 счетчика 10. Выход элемента ИЛИ 8 соединен с входом второго элемента управления 13, первый выход которого соединен с Ч -входом управления блока памяти 6 и с первым й- входом 45 реверсивного счетчика 1 О, выход обратного переноса которого подключен к первым входам второго 11 и третьего 14 элементов И, вторые входы которых соединены соответственно.с первым и вторым выходами,.распреде, лителя импульсов 15.Тактовыи входраспределителя импульсов 15 соединен с . вторым выходом делителя частоты 16,входом соединенного с выходом генерато ра тактовых импульсов 17. Стробирующий вход распределителя импульсов 15 соединен с выходом элемента НЕ 18 и вторым входом четвертого элемента И 19, первый вход которого подключен к третьему выходу распределителя импульсов 15. Вход элемента НЕ 18 соединен с первым входом пятого элемента И 20, входом разрешения записи блока памяти 61 вторым входом первого элемента И 9 и вторым выходом первого элемента управления 12, третий выход которого соединен с входом запуска аналого-цифрового преобразователя 3Первый выход делителя частоты 16 соединен с вторым входом первого элемента управления 12 и вторым входом пятого элемента И 20, выход которого соединен с суммирующим входом реверсивного счетчика 10, вычитающий вход которого соединен с выходом четвертого элемента И 19, информационный выход - с вторым информационным входом блока 6 памяти, информационный вход - с вторым выходом блока памяти 6, управляющий вход - с выходом третьего элемента И 14,Второй выход второго элемента управ. ления 13 соединен с первым входом первого элемента управления 12, тре" тий вход которого соединен с шиной 21 сигнала "Сброс", а четвертый вход - с шиной 22 сигнала "Пуск". Указанные сигналы поступают от внешних устройств. Третий выход второго ,элемента управления 13 соединен с 1шинои 23 сигнала запуска развертки, а четвертый выход, - с адресным вхо дом блока памяти 6, первый выход которого через цифроаналоговый преобразователь 24 подключен к шине аналогового выхода 25, Первый и второй выходы блока памяти 6 подключены к шине цифрового выхода 26,Первый элемент управления 12 включает в себя одновибраторы 27 и 28, КБ - триггер 29, элемент И 30 и КБ-триггер 31, причем первый вход через одновибратор 2 подключен к К - входам триггеров 29 и 31, второй вход подключен к первому входу элемента И 30, второй вход которого соединен с выходом КБ -триггера 31 а выход - с третьим выходом. Третий вход подключен к Б-входу КБ -вериг" гера.29, второму К- входу КБ " триггера 31 и через одновибратор 26 к первому выходу, Четвертый вход .подключен к Б-входу КБ -триггера 31, выход триггера 29 соединен с вторым выходом.71.64Второй элемент управления 13 включает в себя одновибратор 32, счетчикадреса 33, регистр 34, элемент сравнения 35, одновибратор 36, причемвход подключен через одновибратор 32.к первому выходу и, к входу счетчикаадреса 33, выход которого соединен с чет. вертым выходом и первым входом элементасравнения 35, второй вход которогоподключен к выходу регистра. Выход 1 Оэлемента сравнения 35 подключен через одновибратор 36 к третьему выходу. Выход переноса счетчика адреса33 соединен с вторым выходом.В качестве аналого-циФрового пре. -образователя 3 может быть примененпараллельный аналого-цифровой преобразователь с запоминанием, который,обладая высоким быстродействием,может работатьбез схемы выборки-хранения. Распределитель импульсов 15может содержать последовательно соединенные счетчик и дешифратор,Цифровой регистратор работает следующим образом,25После включения напряжения питания и подачи сигнала "Сброс" с шины 21 на третий вход первого элемента управления 12 на выходе триггера 29 устанавливается "единичный потенциал, который, поступая на вход разрешения записи блока памяти 6, устанавливает режим записи информации в этом блоке, а также деблокирует пятый элемент И 20. Одновременно триг гер 31 обнуляется, блокируя элемент И 30, на выходе одновибратора 28 формируется короткий импульс, который обнуляет регистры 4 и 5 и реверсивный счетчик 10. После подачи сигна ла "Пуск" с шины 22 на четвертый вход первого элемента управления триггер 31 устанавливается в "единичное" состояние, элемент И 30 деблокируется и через него поступают тактовые импульсы на вход запуска аналого-цифрового преобразователя 3, обрабатывающего входной аналоговый сигнал, который поступает на измерительный вход аналого-цифрового пре образователя 3 через фильтр низкой частоты 2 и входной аттенюатор 1. Тактовые импульсы Формируются генератором 17 и делителем частоты 16. По сигналу Конец преобразования" 55 поступающему с управляющего выхода . аналого-цифрового преобразователя 3 производится перезапись цифровой ин 549 8Формации из аналого-цифрового преобразователя 3 в регистР хранения 4. Тактовые импульсы с первого выхода делителя часготы 16 поступают также через пятый элемент И 20 на сумми 1 ующий вход реверсивного счетчика 10.ьо время следующего цикла преобразования входного сигнала информация о сигнале предыдущего преобразования с выхода регистра 4 поступает на первый вход. блока 7 сравнения, на второй вход которого поступает цифровая информация (0 - по всем разрядам) с выхода регистра 5 хранения. При увеличении амплитуды входного сигнала увеличивается значение кода числа на выходе регистра 4 хранения, и как только разность чисел, поступающих на входы блока сравнения 7, станет больше или равной шагу квантования заданного блоком 7 сравнения, на выходе последнего формируется "единичный" сигнал, который через элемент ИЛИ 8 поступает на.вход второго элемента управления 13, который одновибратором 32 формирует сигнал разрешения записи информации в блок памяти 6. При этом число с выхода регистра 4 и число с выхода счетчи.ка О, пропорциональное времени, прошедшему с момента поступления сигнала "Пуск, заносится в блок памяти 6, после этого производится перезапись числа из регистра 4. в регистр 5 хранения, прирост на единицу содержимого счетчика адреса 33, обнуление счетчика 10, и процесс сравнения продолжается, при этом значение нового измерения сравнивается со значением измерения, записанного в регистре 5. Если колебания амплитуды входного сигнала по абсолютной величине не превышают шага квантования по амплитуде, задаваемого блоком 7 сравнения. записьинформации в блок памяти 6 производится сигналом переполнения счетчика 10, который поступает с выхода старшего разряда этого счетчика через первый элемент И 9 и элемент ИЛИ 8 на вход второго элемента управления 13. При этом период квантования определяется емкостью счетчика 10. Во время каждой записи информации в блок 6 памяти в этот блок заносится код амплитуды сигнала и код определяемый количеством импульсов, посчитанных счетчиком 10 за период между из 116459мерениями, что необходимо для однозначного соответствия между амплитудными и временными параметрами регистрирующего сигнала,После заполнения. всех ячеек блока б памяти на выходе переноса счетчика адреса33 появляется сигнал,который через одновибратор 27 обнуляет триггеры 29 и 31 первого элемента управления 12, т,е. происходит )Озапрет прохождения пусковых импульсов для аналого-цифрового преобразователя 3, блок б памяти переключается в режим чтения, первый и пятый(.9 и 20 ) элементы И заблокируются, 5а четвертый элемент И 19 и распределитель импульсов 15 деблокируется.Тактовые импульсы с второго выходаделителя частоты 16 будут поступатьна вход распределителя импульсов 15. 0После появления импульса на его нервом выходе этот импульс через второйэлемент И 11 и элемент ИЛИ 8 поступитна вход второго элемента управления13,который сформирует сигнал обращения к блоку памяти б на выходе одновибратора 32, После тогокак информация будет считана иэ первой ячейкиблока 6 памяти, первым импульсом,постунившим с второго. выхода распредели- З 0теля импульсов 15, через третий элемент И 14 будет произведена записькода с второго выхода блока памяти б,соответствующего временному интервалу между соседними измерениями, вреверсивный счетчик 10, при этом навтором его выходе установитсянулевой" потенциал, а второй 11 и третий 14 элементы И заблокируются, Стретьего выхода распределителя им- ч 0пульсов 15 будут поступать импульсычерез четвертый элемент И 19 на вычитающий вход реверсивного счетчика10. После того как на этотвход поступит количество импульсов, соответствующее коду, считанному с второго выхода блока 6 памяти, т.е. будетвыполнена временная растяжка зарегистрированного сигнала, на втором 49 Овыходе реверсивного счетчика 10 появится "единичныйпотенциал, который деблокирует второй 1и третий 14 4 элементы И, и при появлении импульса на первом выходе распределителя импульсов 15 произойдет считывание следующей ячейки блока б памяти. По импульсу с второго выхода распределителя импульссв 15 произойдет перезапись информации с второго выхода блока 6 памяти в реверсивный счетчик 10, и процесс временной "растяжки повторится. В режиме воспроизведения содержимое блока 6 памяти, поступающее с первого выхода на вход цифроаналогового преобразователя 24, будет считываться через интервал времени, определяемый содержимым блока памяти 6, поступающим с второ-. го выхода этого блока, Временную диаграмму зарегистрированного сигнала можно получить,. подавая сигнал с шины 25 на вход вертикального отклонения устройства отображения аналоговой информации (электронный осцил - лограф, графопостроитель) и запуская развертку сигналом, поступающим с третьего выхода второго элемента управления 13 на шину 23, Этот сигнал означает "начало памяти и формиру- ется одновибратором 36 в момент,когда содержимое счетчика адреса 33 будет равно содержимому регистра 34, в котором записан код ОО, Для воспроизведения зарегистрированного сигнала без дополнительного "растяжения" необходимо, чтобы частота тактовых импульсов на втором выходе делителя частоты 16 была в три раза выше частоты импульсов на первом еговыходе,Таким образом, предлагаемое устройство позволяет воспроизвести исследуемый сигнал в аналоговой форме в реальном масштабе времени, что необходимо для оперативного контроля регистрапии исследуемого сигнала, экономя тем самым рабочее время электронной вычислительной машины, необходимое для обработки информации.1164549 Х ыь. г.5 ор К, Воло е иг дписноеСР омите рыти б., д,4/5 аушска Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 аказ 4178/38 ВНИИП по д 11303Составитель С, РыбинТехред С.йовжийКорректор 0 Тираж 70 И Государственног елам изобретений 5, Москва, Ж,