Устройство для ввода информации

11 чены к первым входам элементов И третьей группы, другой выход - к второму входу одного из элементов И третьей группы и к третьим, входам одних из элементов И первой и второй групп, выходы элементов И треть 51945ей группы соединены с третьими входами других элементов И первой и второй групп, выход одного из элементов И третьей группы соединен с вторым входом другого .элемента И третьей группы.10 Изобретение относится к вычислительной технике и может быть исполь. зовано в устройствах для регистрации статистических данных об изменении состояний двухпозиционных 5датчиков.Известно устройство для вводаинформации, содержащее коммутатор,дешифраторы, регистр адреса, генератор, блок запоминания состоянийдатчиков, блок определения изменения состояния датчиков, схемы ИЛИи вентили 1,Недостатком данного устройстваявляется узкая область применения. 1Наиболее близким по техническойсущности к .изобретению являетсяустройство для ввода информации,содержащее коммутаторы, блок памяти,с первого по третий блоки ключей,блок элементов задержки, распределитель импульсов, первый и второйэлементы ИЛИ, первый и второй регистры адреса, первый и второй дешифраторы, выход распределителя импульсов соединен с входом последовательного ввода первого регистра адреса,второй выход - с управляющими входами первого, второго и третьего блоков ключей, третий выход через блокэлементов задержки " с информационным входом первого блока ключей, выходы которого являются управляющимивыходами, группы устройства, четвертый выход - с управляющим входомвторого дешифратора, пятый выход -с входом последовательного вводавторого регистра адреса, шестойвыход - с входом сброса второго регистра адреса, одни выходы которогоподключены к информационным входамвторого дешифратора, другие выходык информационным входам второгоблока ключей, выходы которого являются адресными выходами младших разрядов устройства, одни выходы первого регистра адреса соединены с информационными входами третьего блока ключей, выходы которого являются адресными выходами старших разрядов устройства, другие выходы первого регистра адреса через первый дешифратор - с адресными входами комМутаторов и с адресными входами блока памяти, входы данных которого подключены к выходам коммутаторов, выход блока сравнения соединен с входом распределителя импульсов 21 .Недостатком известного устройства является пониженное быстродействие. Цель изобретения - повышение быстродействия устройства.Указанная цель достигается тем,что в устройство для ввода информации, содержащее коммутаторы, блок г 5памяти, с первого по третий блокиключей, блок элементов задержки,распределитель импульсов, первыйи второй элементы ИЛИ, первый ивторой регистры адреса, первйй ивторой дешифраторы, первый выходраспределителя импульсов соединен свходом последовательного ввода пер-вого регистра адреса, второй выход -с управляющими входами первого,второго и третьего ключей, третий 35 выход через блок элементов задерж"ки - с информационным входом пер вого блока ключей, выходы которогоявляются управляющими выходами группы устройства, четвертый выход - с 40 управляющим входом второго дешифратора, пятый выход - с входом последовательного ввода второго регистра адреса, шестой выход - с входом сброса второго регистра адреса,3 1151 одни выходы которого подключены к информационным входам второго дешифратора, другие выходы - к информационным входам второго блока ключей, выходы которого являются адресными выходамимладших разрядов устройства, одни выходы первого регистра адреса соединены с информационными входами третьего блока ключей, выходы которого являются адресными вы О ходами старших разрядов устройства, другие выходы первого регистра адреса через первый дешифратор - с адресными входами коммутаторов и с адресными входами блока памяти, входы 15 данных которого подключены к выходам коммутаторов, выход блока сравнения соединен с входом распределителя импульсов, введены элементы И первой, второй и третьей групп и третий дешифратор, управляющий вход которого подключен к седьмому выходу распределителя импульсов, а информационные входы - к выходам второго регистра адреса, выходы ком мутаторов соединены с первыми входами элементов И первой группы, выходы третьего дешифратора подключены к вторым входам элементов И первой группы и к первым входам эле ментов И второй группы, вторые входы которых соединены с выходами блока памяти, а выходы элементов И первой и второй групп подключены к соответствующим входам блока сравнения и входдм первого и второго элементов ИЛИ, выходы которых являются первым и вторым управляющими выходами устройства, одни выходы второго дешифратора подключены к первым входам 40 элементов И третьей группы, другой выход - к второму входу одного из элементов И третьей группы и к третьим входам одних из элементов И первой и второй групп, выходы элементов 45 И третьей группы соединены с третьими входами других элементов И первой и второй групп, выход одного из элементов И третьей группы соединен с вторым входом другого элемента И 50 третьей группы.На фиг. 1 изображена схема устройства; на фиг. 2 - схема распределителя импульсов; на фиг, 3 - временные диаграммы. 55Устройство содержит коммутаторы 1, блок 2 памяти, первьй дешифратор 3, регистр 4 адреса, с первого по 945 4 третий блоки 5-1 - 5-3 ключей, распределитель 6 импульсов, второй дешифратор 7, гретий дешифратор 8,второй регистр 9 адреса, блок 10сравнения, первая, вторая и третьягруппы элементов И 11-13 соответственно, первый 14 и второй 15 элементы ИЛИ, блок 16 элементов задержки, входы 17, адресные выходы 18старших разрядов, управляющие выходы19 группы устройства, первый 20 ивторой 21 управляющие выходы устройства, генератор 22 импульсов, с первого по пятый элементы И 23-27, первый 28 и второй. 29 триггеры, элементНЕ 30, элемент ИЛИ 31, формирователь 32 импульсов, адресный выход33 младших разрядов устройства.Устройство работает следующимобразом,В исходном состоянии регистры 4 и 9 находятся в нулевом состоянии а ключи блоков 5 закрыты, На управляющих входах дешифраторов 7 и 8 находятся разрешавшие потенциалы. На первом выходе дешифратора 3 находится разрешающий потенциал, открывающий коммутатор 1. Все входные сигналы этого коммутатора проходят на его выходы и поступают на входы блока 2 памяти и входы группы элементов И 1 1, Блок 2 памяти производит параллельную запись поступившей информации и одновременно вьдает информацию по этому адресу:за предыдущий момент времени, которая в параллельном коде поступает на входы группы элементов И 12. С выходов обеих групп элементов И 11 и 12 информация поступает на входы блока 10 сравнения. В случае равенства текущей информации и информации за предыдущий момент времени блок 10 сравнения выдает сигнал,поступающий на вход распределителя6. Последний изменяет состояние регистра 4 на единицу, подключая тем самым другой коммутатор 1. Аналогично описанным происходят запись и сравнение информации за текущий и предыдущий моменты времени по новойгруппе датчиков, подкпюченных к данному коммутатору и в случае равенства происходит переключение нановый коммутатор. Такая процедура повторяется до тех пор, пока иеподключается датчик или датчики,изменившие свое состояние. В этомслучае коды, поступающие на блок 10сравнения, не равны, и сигнал навыходе блока 10 сравнения не сформирован,Распределитель 6 импульсов снимает запрет с управляющего входа дешифратора 8 и поэтому только на егопервом выходе остается разрешающийпотенциал. Таким образом, информациятолько с первого датчика из даннойгруппы поступает на блок .10 сравнения. В случае равенства кодов распределитель 6, получив сигнал с вы-,хода блока 10 сравнения, увеличивает состояние регистра 9 на единицу, подключая тем самым следующийдатчик. Такой. опрос повторяется,пока не подключается датчик, изменивший свое состояние. В этом случае распределитель 6 открывает .ключи 5, и адрес данного датчика,.а также значение текущего временипоступают на выход устройства. Одновременно на выход устройства черезэлементы ИЛИ 14 и 15 поступает информация о направлении изменениясостояния данного датчика,10 ЗО Далее устройство проверяет, находятся ли в этой группе еще датчики, изменившие свое состояние.Для этого запрещающий потенциал снова подается на управляющий вход дещифратора 8 и снимается с управ-.ляющего входа дешифратора 7. Дешифратор 7, в отличие от дешифратора 8 при снятии запрета с его управляю щего входа имеет на одном из своих выходов запрещающий потенциал, а на остальных выходах - разрешающие потенциалы.В данный момент времени запрещающий потенциал имеется на том 40 выходе дешифратора 7, который соответствует датчику, изменившему свое состояние. Запрещающий потенциал имеется также и на выходе соответствующего элемента И группы 13, вход 45 которого подключен к данному выходу дешифратора 7Благодаря тому, что выход каждого элемента И группы 13 подключен к входу предыдущего элемен. та И группы 13, запрещающие потенци алы имеются и на выходах всех преды-. дущих элементов И группы 13, поэтому к блоку 10 сравнения оказываются подключенными все последующие датчики из данной группы. Равенство 55 данных кодов означает, что в этой группе нет больше датчиков, изменивших свое состояние, а в случае неравенства происходит определение адреса следующего датчика в этой группе аналогично описанному. Для этого снимается запрет с управляющего входа дешифратора 8 и подается запрет на управляющий вход дешифратора 7, Распределитель 6 начинает далее изменять состояние регистра 9 до нахождения нового датчика вчэтои группе, изменившего свое состояние. Код адреса этого датчика опять считывается на выход устройства и далее устройство опять проверяет наличие в этой группе новых датчиков1 изменивших свое состояние, В случае, если таких датчиков не .оказывается, распределитель 6 устанавливает регистр 9 в исходное нулевое состояние и изменяет на единицу состояние регистра 4, подключая тем самым новую группу датчиков. Далее процесс полностью аналогичен описанному.Распределитель 6 работает следующим образом.Триггеры 28 и 29 находятся в исходном нулевом состоянии, При равенстве входных кодов блок 10 сравнения выдает единичный сигнал, который разрешает прохождение импульсов с выхода генератора 22 через элемент И 23 на счетный вход регистра 4 иустановочный вход регистра 9, так как на инверсном выходе триггера 28 находится разрешающий потенциал. В качестве регистров 4 и 9 можно применить счетчики-регистры или регистры сдвига, При несовпадении кодов блок 10 сравнения выдает нулевой потенциал, запрещающий прохождение импульсов через элементИ 233 и разрешающии прохождение импульса через элемент И 24 благодаря инвертору 30. Импульс с выхода элемента И 24 своим задним фронтом переводит триггер 28 в единичное состояние, снимая тем самым запрет с управляющего (стробирующего) входа дешифратора 8, гПо временной диаграмме (фиг. 3) следует совпадение кодов трех датчиков, благодаря чему с выхода элемента И 25 через элемент ИЛИ 31 поступает несколько импульсов на счетный вход регистра 9, последовательно меняя его состояние. При получении нового несовпадения. на выходе элемента И 26 появляется импульс, переводящий триггер 28 в нулевое945 1151 состояние, а триггер 29 в единичное состояние, т.е. запрещающий потенциал снова подается на управляющий вход дешифратора 8.и снимается с управляющего входа дешифратора 7. 5Далее возможно два варианта: либо в этой группе нет больше датчиков, изменивших свое состояние, либо они есть, На временной диаграмме изображен второй .вариант, При появлении единичного потенциала с выхода триггера 29 схема сравнения выдает нулевой потенциал, поэтому на выходе элемента И 27 формируется импульс, возвращающий задним фронтом 15 триггер 29 в исходное нулевое состояние, Одновременно этот импульс через элемент ИЛИ 31 поступает на счетный вход регистра 9. Далее распределитель 6 работает аналогично до тех 20 пор, пока при нахождении триггера 29 в единичном состоянии блок 10 сравнения выдает единичный потенциал. Импульс через элемент И 23 в этом случае изменяет состояние регистра 4 25 и производит обнуление регистра 9 и одновременно запускает формирова тель 32, выходной импульс которого устанавливает триггеры 28 и 29 в исходные состояния. Таким образом 30 устройство переходит к поиску .группы датчиков с измененными состояниями. Необходимо отметить, что ситуация,изображенная на временной диаграмме, у 5встречается практически весьма редко,так как устройство предназначено длятех случаев когда срабатывание дат-:чиков происходит достаточно редко.Поэтому в среднем время поиска одного датчика достаточно мало.В момент чормирования кода датчика, изменившего свое состояние врегистрах 4 и 9, импульс с выходаэлемента И 26, поступая на входыблоков 5, открывает их, и информацияс выхода блока 16, а также код датчика поступают на выход устройства,Предлагаемое устройство позволяетсчитывать информацию с двухпозиционных датчиков, но имеет повышенноебыстродействие по сравнению с известным,П р и м е р. Пусть к устройствуподключено 256 датчиков. В известномустройстве для полной проверки всехдатчиков за счет последовательногоопроса необходимо не менее 256 тактов, если считать, что за один тактпроисходит контроль одного датчика.В предлагаемом устройстве приорганизации 16 х 16, т.е. когда к каждому из 16 коммутаторов подключено16 датчиков, для контроля всех датчиков потребуется всего 16 тактов.Поиск датчика, изменившего своесостояние в данной группе, не пре,-высит также 16 тактов. Поэтому общеевремя нахождения датчика, изменившего свое состояние, не превышает32 такта, что значительно меньше,чем у известного устройства1151945 Фиг. ексее Составитель И, Техред С.йовжий Тираж 710 Пударственного комитета ССизобретений и открытийва, Ж, Раушская наб., д Заказ 23 одписно город, ул. Проектная, 4 лиал ППП "Патент едактор Е. Папп ВНИИПИ Го по дела13035, Мос орректорО,Тиго