Вичислительное устройство

РОПИСАНИЕИЗОБРЕТЕНИЯ Союз Советских Социалистических Республик(22) Заявлено 04,01.79 (21) 2706155/18-24 (5 ) М С Об 6 7/12 с присоединением заявки Йо Государственный комитет СССР ио делам изобретений и открытий(088. 8) Дата опубликования описания 301180(54) ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО Цель изобретения - расширение Функциональных возможностей устройства путем воспроизведения функций независимого аргумента и повышение быстродействия.Это достигается тем, что вычислительное устройство, содержащее операционный усилитель, выход которого является выходом устройства, цифроаналоговый блок умйожения, анаИзобретение относится к области автоматики и вычислительной техники и может быть использовано для реализации функциональных зависимостей вида г = у 1(х), где х, у, г - величины, представленные в аналоговой форме.Известно вычислительное устройство, содержащее шаговый искатель, секционный делитель напряжения, наборное 10 поле для коммутации ламелей шагового искателя с отводами делителя напряжения 1). Принцип работы указанного устройства заключается в кусочно- постоянной аппроксимации заданной 15 функции времени и умножении ее на входной сигнал.К недостаткам устройства относятся низкая надежность, трудоемкий ручной ввод данных, .ограниченные 20 функциональные возможности, так как аргументом может быть только время т,.Наиболее близким техническим решением к изобретению является вычислительное устройство, содержащее наборное поле, ключевые схемы,умиожающйй цифроаналоговый преобразователь, рервесивный счетчик, сумматор, дели" тель частоты, блок дифференцирования и операционный усилитель, одни вхо цы ключевых схем соединены с выходами делйтеля частоты, другие входы ключевых схем - с соответствующими выходными шинами наборного поля, выходы ключевых схем через соединенные последовательно блок дифференцирования и сумматор подключены к реверсивному счетчику, выходы которого связаны со входами умножающего- цифроаналогового преобразователя, подключенного выходом ко входу операционного усилителя 2.Недостатками прототипа являются невысокое быстродействие и ограниченные функциональные возможности в связи с ручным вводом данных аппроксимируемой функции и использованием только одного вида аргумейта - време- ни25 35 логовый вход которого служит пернымвходом устройства, а выход подключенко входу операционного усилителя,первый реверсивный счетчик, входуправления реверсом которого подключен к выходу триггера знака, дополнительно содержит генератор прямоугольных импульсон, первый и второйсчетчики, блок памяти, дешифратор,преобразователь код-частота, элемент.И, аналого-цифровой преббразователь,блок сравнения кодов и регистр. Приэтом выход генератора прямоугольныхимпульсов подключен к счетному входупервого счетчика и к первому входуэлемента И, выход старшего разрядапервого счетчика - к счетному входувторого счетчика, Разрядные выходыпервого счетчика подсоединены к перным входам преобразоваТеля код-частота и к первым входам блока сравнениякодов, разрядные выходы второгосчетчика - к первым входам блокасравнения кодов и через дешифратор кадресйымвходам блока памяти, выходы которого подключены ко вторым входам преобразователя код-частота, подсоединенного выходом ко второму входу элемента И. Знаковый разряд блока памяти подключен ко входу триггера знака, разрядные выходы реверсивного счетчика подсоединены к соответствующим входам регистра, а счетный вход - к выходу элемента И. Цифровые входы цифроаналогового блока умножения соединены с выходами регистра, управляющий вход которого подключен к выходу блока сравнения кодов, вто-. рые входы блока сравнения кодов соединены с выходами аналого-цифрового преобразователя, нхбд которого является вторым входом устройства.На чертеже приведена структурная схема вычислительного устройства. Вычислительное устройство содержит генератор 1 прямоугольных импульсов, первый счетчик 2, второй счетчик 3, дешифратор 4, блок 5 памяти, преобразонатель б код-частота, элемент И 7, реверсивный счетчик 8, триггер 9 знака, регистр 10, цифроаналоговый блок 11 умножения, операционный усилитель 12, аналого-цифровой преобра" зователь 13, блок 14 сравнения кодов.Устройство работает следующим образом.Аргумент х воспроизводимой функции в аналоговой форме со второго входа устройства поступает на вход аналого-цифрового преобразователя 13,с выхода которого в цифровой формеподается на вторые входы блока 14сравнения кодов. Прямоугольные импульсы с выхода генератора 1 пересчитываются последовательно включенными первым 2 и вторым 3 счетчиками."Быстрый" счетчик 2 участвует в кусочно-линейной аппроксимации каждого участка заданной функции, а "медленный" счетчик 3 служит для отыскайия через дешифратор 4 в блоке 5 памяти значений приращений ординат узлов аппроксимации заданной функции.Сигналы с разрядных выходов счетчика 2 и счетчика 3 поступают на первые входы блока 14 сравнения кодов. При равенстве кодов на выходе аналого-цифрового преобразователя 13 и в счетчиках 2 и 3 на выходе блока 14 сравнения кодов формируется сигнал, поступающий на управляющий вход ре- гистра 10 и разрешающий запись в него кода с выхода реверсивного счетчика 8. Преобразователь б код-частота, управляемый по первым входам разрядными выходами первого счетчика 2, а по нторым - выходами блока 5 памяти, формирует на выходе сигнал разрешения счета, который поступает на вход элемента И 7 и разрешает прохождение прямоугольных импульсов генератора 1 на вход реверсивного счетчи.ка 8 в зависимости от приращения соседних ординат узлов аппроксимации заданной функции.Триггер 9 знака подключен к знаковоцу разряду блокапамяти и управляет реверсом реверсивного счетчика 8, разрядные выходы которого управляют ключами цифроаналогового блока 11 умножения через промежуточный регистр 10. Аналоговый вход блока 11 является первым входом устройства.Преобразователь б код-частота обеспечивает получение заданной крутизны каждого участка аппроксимирующей функции и работает н соответствии с логическим выражениеми=ч,мчч жж,чч ж,ж, ъчч где Р, - 4 - код на разрядных выходах счетчика 2;ч - ч - код на разрядных выходдах блока 5 памяти;0 - выходной сигнал преобразователя б код-частота.Генератор 1 прямоугольных импульсов, первый 2 и второй 3 счетчики, дешифратор 4, блок 5 памяти, преобразователь б код-частота, элемейт И 7, триггер 9 знака, первый реверсинный счетчик 8 осуществляют временную развертку кусочно-линейной аппроксимирующей функции. С помощью аналого-цифрового преобразователя 13, блока 14 сравнения кодов, регистра 10 происходит Фиксация моментов равенстна ординат временной и заданной функций для текущего аргумента х. При этом код текущей ординаты функции Г(х), соответствующей напряжению входного аргумента х, поступает на цифровые входы цифроаналогового блока 11 умножения в моменты нреформула изобретения мени, когда равны код аргумента х на выходе аналого-цифрового преобразователя и периодически изменяющий- ся код времени на разрядных выходах счетчиков 2 и 3. В данные моменты времени ординаты временной функции и аппроксимирующей функции Г(х) также равны.Таким образом, устройство выполняет операцию умножения входного сигнала у на заданную функцию (х).Преимуществом предложенного вычислительного устройства в сравнении с прототипом является расширение его функциональных воэможностей за счет воспроизведения Функций произвольного аналогового аргумента х и возмож ности автоматизации ввода узлов ап- . проксимации Функции 1(х) с помощью ЦВМ,что создает предпосылки для широкого использования таких устройств в составе гибридных вычислительных Я систем. Кроме того, использование в :качестве блока 5 памяти постоянных и репрограммируемых постоянных запоминающих устройств позволяет автома- тизировать настройку на воспроизве- д дение заданной функции в процессе изготовления и эксплуатации устройства. Вычислительное устройство, содержащее операционный усилитель, выход которого является выходом устройства, цифроаналоговый блок умножения, аналоговый вход которого является первым входом устройства, а выход подключен ко входу операционного усилителя, реверсивный счетчик, вход управления реверсом которого подключен 4 О к выходу триггера знака, о т л и ч аю щ е е с я тем, что, с целью расширения функциональных возможностей путем воспроизведения функций независимого аргумента и повышения быстсодействия, оно содержит генераторпрямоугольных импульсов, первый ивторой счетчики, блок памяти, дешифратор, преобразователь код-частота, элемент И, аналого-циФровой преобразователь, блок сравнения кодови регистр, выход генератора прямоугольных импульсов подключен к счетному входу первого счетчика и к первому входу элемента И, выход старшегсразряда первого счетчика подключен .к счетному входу второго счетчика,разрядные выходы первого счетчикаподключены к первым входам прЕобразователя код-частота и к первымвходам блока сравнения кодов, разрядные выходы второго счетчика подключены к первым входам блока сравнения кодов и через дешифратор к адресным входам блока памяти, выходы которого подключены ко вторым входампреобразователя код-частота, подключенного выходом ко второму входуэлемента И, знаковый разряд блока памяти подключен ко входу триггеразнака, разрядные выходы реверсивногосчетчика подключены к соответствующимвходам регистра, а счетный вход - квыходу элемента И, цифровые входыцифроаналогового блока умножения соединены с выходами регистра, управляющий вход которого подключен квыходу блока сравнения кодов, вторыевходы блока сравнения кодов соединены с выходами аналого-цифрового преобразователя, вход которого являетсявторым входом устройства. Источники информации,принятые во внимание при экспертизе1. Коган Б. Я. Электронные моделирующие устройстваи их применениедля исследования систем автоматического регулирования. М.у Физматгиз,1963, с. 348"349, рис. 199, 200,.2. Авторское свидетельство СССРР 434421, кл. 6 06 6 7/26, 1974Составитель Н. БаРедактор И, Грузова Техред М,ТабакоВичЗаказ 8550/52 Тираж 751ВНИИПИ Государственного компо делам изобретений и о113035, Москва, Ж, Раушскаял.е " юСае" еюев