Система передачи и приема сообщений

О-Й И"-ЮА-Н И Е ИЗОБРЕТЕНИЯ Союз СоветскихСоциалистическихРеспублик и 734781 К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(5М, Кл.С 08 С 19/28 б 08 С 15/06 с присоединением заявки Лф Гееударстввикык камитет(23) Приоритет по делам изобретений и открытийОпубликовано 15.05.80, Бюллетень %18 Дата опубликования описания 16.05.80Изобретение относится к технике связи и телеметрии.Известны устройства для сжатия данных путем дельта-модуляции 1, содержащее коммутатор, преобразователи, логические элементы, В этом устройстве в линию связи передают дельта-посылки т. д, а для уменьшения ошибок накопления периодически посылают П-значные кодовые сигналы, отображающие полныетО значения выборок. Недостатком устройства является появление ошибок перегрузки.В другом устройстве для сжатия сообщения используются синхронизатор, ком-, мутатор каналов, преобразователь аналог-цифра, блок сокращения избыточности, а также блоки кодирования времени и адреса. Поток существенных выборок, наделенных адресной и временной информацией, записывается в старт-стопном запоминающем устройстве 12.Наиболее близким по технической сущности к предложенному является сис 2тема передачи и приема сообщений 3, содержащая на передающей стороне коммутатор каналов, входы которого подключены к входам системы, синхронизирующий вход к первому выходу сии хронизатора, второй выход которого и выход коммутатора каналов соответственно соединены с первым и вторым входами аналого- цифрового преобразователя, преобразователь параллельного кода в последовательный, выход которого через канал связи подключен на приемной стороне ко входу преобразователя последовательного кода в параллельный.К недостаткам известных устройств относится формирование неравномерного потока существенных выборок, которые должны наделяться адресной частью и привязываться к временной шкале. йи выравнивания этого потока требуется буферное запоминающее устройство.Для значительного числа сообщений частота дискретизации обычно выбираетз 73478 ся завышенной, При этом Р ( Ь =О)Р ( Ь =+1) ) Р (д =+2) где Р ( ь =О) вероятность того, что для данного процесса приращения между соседними выборками 0/Л/(1, для Р ( 6 =+1) величина 1/й/(2 и т.д, В этом случае можно сжимать объем цифрового сигнала путем преобразования и-разрядных слов (кодовых комбинаций), отображающих значения выборок, а (и)-разрядные при погрешности квантования 6 6Квв6.4, где б Кв и бкв - среднеквадратические погрешности соответственно для й =О(О) - разрядного кодов. Указанное сжатие объема сигнала можно реализовать как в синхронных, так и в асинхронных системах. Во втором случае преполагается, что асинхронный поток г 1 -разрядных выборок получается после сжатия с использованием экстраподятора нулевого порядка, если ширина зоны допустимых отклонений исходного сообщения л ( ) относительно последней существенной выборки з =1.25Целью изобретения является повышение информативности и надежности систе мы э 15 30Указанная цель достигается тем,что в систему на передающей стороне .введены блоки ключевых элементов, преобразователь сигнала, элемент ИЛИ итриггер, счетный вход которого соединенс третьим выходом синхронизатора, Ин 35версный и прямой выходы триггера подключены к управляющим входам соответственно первого и второго блоковключевых элементов О -1 выходов анаэ40лого-цифрового преобразователя соединены с информационными входами первогои второго блоков ключевых элементов,и-й выход подключен к соответствующемувходу второго блока ключевых элементов;450-1 выходов первого и о выходов второго блоков ключевых элементов подключены соответственно к первым входамйэлементов ИЛИ и к г входам преобразователя сигнала о -1 выходовфЯкоторого соединены со вторыми входами О -1 элементов ИЛИ, выходы которых подключены ко входам преобразователя параллельного кода в последова;тельный; на приемной стороне введены55блок задержки, сумматор, блоки элементов И, инвертор, элементы ИЛИ и блоканализа, первые входы которого, первыевходы сумматора, д -1 входов первого 4блока элементов И и блока задержки подключены к выходам преобразователя1 последовательного кода в параллельный,выходы блока задержки соединены совторыми входами блока анализа и сумматора, выходы которого подключеныко входам второго блока элементов И,управляющий вход которого и вход. инвертора соединены с выходом блока анализа, выход инвертора подключен к управляющему входу первого блока элементов И, г -1 выходов которого и второго блока элементов И соединены с соответствующими входами элементов И,выходы которых и и -й выход второго блока элементов И подключены к выходам системы,Блок анализа содержит группы элементов равнозначности, элементы И иИЛИ, группу элементов И, инверторы, вь: -ходы которых соединены с первыми входами элементов равнозначности первойгруппы, вторые входы которых и первыевходы элементов равнозначности второй группы подключены ко вторым входамблока анализа. К первым входам блокаанализа подключены входы инверторови вторые входы элементов равнозначностивторои группы, выходы которых соединены через элемент И с управляющим вхсдом элемента ИЛИ, Выходы элементовравнозначности первой и второй группподключены к соответствующим входамгруппы элементов И, выходы которыхсоединены с о -1 входами элемента ИЛИ,выходом подключенного к выходу блокаанализа.Видеотракт предлагаемой системы передачи сообщений состоит из передающейстороны (фиг. 1) и приемной стороны4781 6 5 73 эпементм И 28-30, элементы равнозначности 31-33 второй группы, элемент И 34, элемент ИЛИ 35.Рассмотрим работу системы. Преобразователь 3 формирует о -разрядные сигналы с постоянной частотой Г С той же частотой перебрасывается триг гер 6. С выхода преобразователя 3 О -разрядный сигнал поступает в блок 5 ключевых элементов, ключи которого отпираются сигналами с прямого выхода триггера 6. Этот же сигнап, но без последнего младшего разряда, подае ся в блок 4 ключевых элементов, ключи которого отпираются сигналами с инверсного выхода триггера 6. Выход блока 5 связан с преобразователем 7, в котором из о -разрядного сигнала фор 1 ируется (г 1 -1)-разрядный сигнал. Если входной сигнал содержит в младшем разряде О, то эта посылка отбрасывается. Если посылка младшего разряда 1, то, добавляя к числу, которое отображается этим сиг налом, единицу, получают новый сигнал с нулем в младшем разряде, а затем посылку младшего разряда отбрасывают. На выходе передающей стороны попучается поток чередующихся (о -1)-разрядных сигналов, поступающих с выхода блока 4 и преобразователи.Принятые (о)-разрядные сигналы с помощью преобразоватепя 12 (фиг. 2) преобразуются в параллельную форму, Затем эти цифровые сигналы подаются параллельно на первую группу входов блока 13 анапиза, сумматора 15, блока 18 элементов И и блока задержки 14 с выхода которого сигнал подается на вторую группу входов сумматора 15 и блока 13 анализа. В сумматоре 15 прямой и задержанный на период повторения сигналы суммируются и формируются п-разрядные сигналы. В бпоке 13 анализа путем сравнения прямого и задержанного сигналов вырабатывается сигнал соо ветствия, который равен "1", если разность двух (г)-разрядных сигналов не превышает единицы младшего разряда. Если разность больше единицы младшего (11-1)-разрядного сигнала, то вырабатывается сигнал "О".Сигнал "1 отпирает блок 16 элементов И, через который проходит г 1 -разрядный сигнал сумматора 15, Этот же сигнал через инвертор 17 поступает в блок 18 элементов И, который при этом остается запертым, Сигнал "О, пройдя через инвертор 17, отпирает 5 10 15 20 25 30 35 40 45 4 50 55 блок 18, через который проходит (г -1)- разрямый сигнал, полученный на выходе преобразоватля 12. Ввиду того, что при управляющем сигнале блока 13, равном О, блох 16 заперт, то (О -1)- разрядный сигнал с выхода блока 18 ,поступает поразрядно на элементы ИЛИ 19-21 и проходит через щи на выход системы. Младший азряд выходного О-разрядного сигнала при этом получается равным ну- ЛЮ,Уменьшение объема сигнала за счет перехода к (о -1)-значным кодовым сигналам ведет к возрастанию дисперсии ошибок квантования в 4 раза, в предложенной системе осуществляется уменыценне объема сигнала при передаче коррепированных выборок путем перехода к (г 1-1)-значным кодовым сигналам с погрешностью квантования .меньшей, чем дпя (О -1) значного кода.При коррелированности выборок для дискретно-квантованного сообщения вероятности Р (Ь =0 Р (ь=+1 Р (Ь=ф 2т.е, вероятность нулевого приращения . квантованной выборки относительно предыдущей больше вероятности приращения на величину, равную шагу квантования (Ь =11) и т.д. В предложенной системе могут быть реализованы различные алгоритмы преобразованич (и -1)-значных кодовых сигналов, отображающие величины выборок, например, поочередным преобразованием в (о -1)-значные сигналы двумя методами, используя различные преобразователи из о-в (г 1 - .1)-значные сигналы. Первый метод применяют по отношению к четным выборкам (по порядку их следования), а второй - к нечетным, Первый - связан с отбрасыванием посылки младшего разряда 0-разрядного сигнала независимо от его качества. При втором методе такую же операцию производят с сигналами, оканчивающимися нулевой посылкой, а к сигналам, оканчивающимся единичной посылкой, перед отбрасыванием посылки младшего разряда добавляют по модулю вторую единицу.На приемной стороне сравнивают между собой два соседних (й -1)-разрядных сигнала, дпя чего один из них задерживают на величину, равную его длительности. В случае их равенства или отличия на единицу младшего (г -1)-разрядного сигнапа производят суммирование по модулю два этих двух сигналов с представлением текущей выборки в виде-разрядно8той же скоростиуменьшить диспердля реальных кв 10 15 20 30 35 40 45 50 55 7 734 го сигнала. В случае, когда абсолютное значение разности указанных сигналов больше единицы, младшего разряда, к не- задержанному Ь -1)-разрядному сигчвлу добавляют нулевой младший разряд и этот сигнал принимают за текущую выборку с добавлением нулевого младшего разряда. Кроме того, используя другой преобразователь о -значных разрядов в ( -1)-вначные разряды и уточняя логическую схему блока анализа, можно реализовать следующий алгоритм передачи и приема сообщений, в котором с целью дополнительного уменьшения ошибок квантования напередающей стороне определяют знаки приращений двух соседних выборок; выборки с нулевым младшим разрядом преобразуют в (г -1)-разрядные сигналы отбрасыванием посылки младшего разряда независимо от знака разностий и (-1 )-й выборок; аналогичное преобразование производят над выборками с единичной посылкой младшего разряда, если знак разности 1 -й и (-1)-й выборок меньше нуляесли знак разности ) -й и ( 1 -1 )-й выборок больше нуля, то к выборке с единичной посылкой младшего разряда сначала добавляют единицу, а затем отбрасывают последний разряд; если знак разности 1 -й и ( 1 -1)-й выборок равен нулю, то при знаке разности (1 -1)-й и (1 -2)-й выборок меньшем нуля-ю выборку преобразуют в (О -1)-разрядный сигнал с предварительным добавлением единицы, а при разности ( -1)-й и ( -2)-й выборок большей нуля 1 -ю выборку преобразуют в ( -1)-разрядный сигнал без добавления единицы; если знаки приращений в соседних точках равны нулю, то выборки преобразуют в (О -1)-рвзрядные сигналы поочередно с добавкой и без добавки единицы.Предлагаемая система по сравнению с циклической системой передачи информации обеспечивает более высокую скорость передачи информации ( Ь вг раз)По сравнению с прототипом данная система позволяет вести циклическую передачу, она не требует применения на передающей стороне буферного запоминающего устройства и адресации цифровых сигналов. Сйстема особенно эффективна при передаче коррелированных выборок, Кроме того, увеличение длительности посы 781 лок (при сохранении передачи) позволяет сию шумовой ошибки нвлов в 3-20 рвз. Формула изобретения 1. Система передачи и приема сообщений, содержащая на передающей стороне коммутатор канадов, входы котс- рого подключены ко входам системы,синхронизирующий вход - к первому выходу синхронизатора, второй выход которого и выход коммутатора каналов соответственно соединены с первым и вторымвходами аналого-цифрового преобразователя, преобразователь параллельногохода в последовательный, выход которогочерез канал связи подключен на приемной стороне ко входу преобразователяпоследовательного кода в параллельный,отличающаяся тем,что,сцелью повышения информативности инадежности системы, в нее на передающей стороне введены блоки ключевыхэлементов, преобразователь сигнала, элементы ИЛИ и триггер, счетный вход которого соединен с третьим выходом синхронизатора, инверсный и прямой выходы - подключены к управляющим входамсоответственно первого и второго блоковключевых элементов, бвыходов аналого-цифрового преобразователя соединеныс информационными входами первого ивторого блоков ключевых элементов,ъ-выход подключен к соответствующемувходу второго блока ключевых элементов, д -1 выходов первого й О выходоввторого блоков ключевых элементов под,ключены соответственно к первым входам г -1 элементов ИЛИ и к и входам преобразователя сигнала, и -1 выходов которого соединены со вторымивходами дэлементов ИЛИ, выходыкоторых подключены ко входам преобразователя параллельного кода в последовательный; на приемной стороне введеныблок задержки, сумматор, блоки элементов И, инвертор элементы ИЛИ иблок анализа, первые входы которого,первые входы сумматора, о -1 входовпервого блока элементов И и блока задержки подключены к выходам преобразователя последовательного кода в параллельный, выходы блока задержкисоединены со вторыми входами блока,анализа и сумматора, выходы которогоподключены ко входам второго блока элеИсточники информации,принятые во внимание при экспертизе 15 1. Авторское свидетельство СССР482910, кл. Н 04 3 3/16, 1972,2. Авторское свидетельство СССР215267, кл. Н 04 В 3/00, 1967. 3. Авторское свидетельство СССР 20237459, кл. Я 08 С 19/28, 1968.9 7347 8 ментов И, управляющий вход которого и вход инвертора соединены с выходом блока анализа, выход инвертора подключен к управляющему входу первого блока элементов И, О -1 выходов первого и второго блоков элементов И соединены с соответствующими входами элементов ИЛИ, выходы которых и-и -й выход второго блока элементов И подключены к выходам системы. о2, Система передачи и приема сообшенийпоп. 1, отличаюшая - с я тем, что блок анализа содержит группы элементов равнозначности, элементы И и ИЛИ, груплу элементов И, инверторы, выходы которых соединены с первыми входами элементов равнозначности первой группы, вторые входы которых и первые входы элементов равнозначности второй группы подключены ко вторым входам блока анализа, к первым 1 10входам которого подключены входы инверторов и вторые входы элементов равнозначности второй труппы, выходы которых соединены через элемент И с управляющим входом элемента ИЛИ, выходы элементов равнозначности первой ивторой групп подключены к соответствующим входам группы элементов И, выходыкоторых соединены с и -1 входами элемента ИЛИ, выходом подключенного к выходу блока анализа.