Устройство для измерения ортогональных составляющих сигнала

(19) ЗС 01 К 19 ТЕНИ ВТОРСКОМУ СВ ЕЛЬСТВ(72) Д.И. (71) вого тут и мойцева Трудо- инсти(56)У 759 етельство СС9/06, 1978. тГОСУДАРСТВЕННЫЙ КОМИТЕТ. СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ ИСАНИЕ ИЗОБ 2. Авторское свидетельство СССР В 646262, кл. С 01 К 19/06, 1976.(54)(57) УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ ОРТОГОНАЛЬНЫХ СОСТАВЛЯЮЩИХ СИГНАЛА, содержащее аналого-цифровой преобразователь, состоящий .из последовательнб соединенных блока преобразования и первого регистра, прямые и инверсные выходы всех разрядов которого, кроме знакового,. соединены с первыми входами логических элементов И первой группы, а выходы знакового разряда - с первыми входами логических элементов И второй группы, выходы которых соединены с входами первого элемента ИЛИ, выход которого соединен с входом первого инвертора, и знаковым входом первого накапливающего сумматора, первую группу логических элементов ИЛИ и второй накапливающий сумматор, о т л и ч а ю щ е е с я тем, что, с целью повышения точности измерения ортогональных составляющих сигнала, в него введены фильтр, второй регистр третья, четвертая, пятая, шестая, седьмая и восьмая группы логических: элементов И, вторая группа логических элементов ИЛИ, второй логический элемент ИЛИ, второй инвертор и блок управления, причем выход фильтра динен с входом аналого-цифрового преобразователя, выходы блока преобразования которого соединены с входами второго регистра, прямые и инверсные выходы которого соединены с первы ми входами восьмой группы элементовИ и первыми входами третьей группыэлементов И, вторые входы элементовИ восьмой группы соединены с первымвыходом блока управления, второйвыход которого соединен с вторымивходами элементов И первой группы,выходы которых соединены с первымивходами элементов ИЛИ второй группы,вторые входы которых соединены с выходами элементов И восьмой группы, авыходы - с первыми входами элементов СвИ пятой группы, выходы которых соеди-,нены с входами второго накапливающего сумматора, первые входы элементовИ четвертой группы соединены с первыми входами элементов И первой .группы,вторые входы - с третьим выходом блока управления, а выходы - с первымивходами элементов ИЛИ первой группы,вторые входы которых соединены с вы.ходами элементов И третьей группы,вторые входы которых соединены с чет- .вертым выходом блока управления, пятый:выход которого соединен с вторым вхо-дом элемента И седьмой группы, первыйвход которого соединен с прямым выхо- едом знакового разряда первого регисра, а шестой - с вторым входом другого элемента И седьмой группы, первый вход которого соединен с инверсным выходом знакового разряда первого регистра, выходы элементов И седьмо 6 группы соединены с входами второ1091082 го элемента ИЛИ, выход которого соединен со знаковым входом второго на"капливающего сумматора и с вторыминвертором, седьмой выход блока управления соединен с вторым входомэлемента И второй группы, первый входкоторого соединен с прямым выходомзнакового разряда. первого регистра,второй входдругого элемента И второйгруппы соединен с восьмым выходомблока управления, вход которого соединен с входом тактовых импульсов аналого-цифрового преобразователя и так"товыми входами накапливающих сумматоров, выход второго элемента ИЛИ соединен с вторыми входами тех элементов Ипятой группы, к первым входам которых,через элементы И восьмой группы й Изобретение относится к измерительной технике с применением цифровойфильтрации,Известно устройство для измереникортогональных составляющих сигнала, 5содержащее аналого-циФровой преобра"зователь, два регистра, два накапливающих сумматора, блок управления,соединенный с аналого-цифровым преобразователем, блоК сдвига информации, 1 Облок анализа знака, три сумматора,два блока инверсных кодов, блок фор.мирования признака знака и два добавочных блока сдвига, причем информа"ционный выход аналого-цифрового 15преобразователя соединен с входамиблока сдвига информации и блока формирования признака сдвига, выход кото-рого соединен с управляющим входомблока сдвига информации через. второйрегистр с управляющими входами первого и второго добавочных блоков, сдвига, выход блока сдвига информациичерез первый регистр соединен с первым входом первого сумматора, прямыеи инвертированные выходы первого ивторого сумматоров соединены соответственно с входами первого и второго блоков инверсии кодов, выходы ко"торых подсоединены соответственно к 30входам первого и второго добавочныхблоков сдвига и первым входам первого элементы ИЛИ второй группы подключеныпрямые выходы разрядов второго регистра, с вторыми входами остальных элементов И пятой группы соединен выходвторого инвертора, выходы элементовЦЛИ первой группы соединены с первымивходами элементов И шестой группы,выходы которых соединены с входамипервого накапливающего сумматора,вход первого инвертора соединен с вто"рыми входами тех элементов И шестойгруппы, к первым входам которых черезэлементы И четвертой группы и элементы ИЛИ первой группы подключены прямые выходы разрядов, кроме знакового,первого регистра, выход первого инвертора соединен с вторыми входамиостальных элементов И шестой группы. ти второго сумматоров, выходы первого и второго добавочных блоков сдвига соединены соответственно с вторыми входами второго и первого сумматоров и информационными входами первого и второго накапливающих сумматоров, знаковый выход аналого-цифрового преобразователя присоединен к одному из входов блока анализа знака, второй вход которого соединен с вторым выходом блока управления, а выход подсоединен к знаковым входам первого и второго блоков инверсии кодов первого и второго накапливающих сумматоров, третий и четвертый выходы блока управления прьсоединены соответственно к управляющим входам второго регистра и через последовательно соединенные третий сумматор, выход которого соединен с входом, и блок формирования признака знака подсоединены к управляющим входам первого и второго блоков инверсии кодов 1.Недостатком устройства является высокая степень сложности. Наиболее близким по технической сущности к изобретению является устройство для измерения ортогональных, составляющих сигнала, содержащее аналого-цифровой преобразователь, состоящий из последовательно соединен. ных блока преобразования и регистра,два накапливающих сумматора, счетчик на двух триггерах, логические элементы ИЛИ по числу разрядов регистра и логические элементы И первой и второй групп по два на входе каждого элемен та ИЛИ, соединенные первыми своими входами с прямыми и инверсными входами соответствующих разрядов регистра, инвертор, включенный на выходе элемента ИЛИ второй группы, подключенныи"0 к прямому выходу знакового разряда, соединен с прямым выходом второго разряда счетчика, а другой элемент И второй группы - с инверсным выходом второго разряда счетчика, вторые входы 15 всех элементов И первой группы, подключенных к прямым выходам остальных разрядов регистра, соединены с входом инвертора, а вторые входы остальных элементов И первой группы - с выходом 20 инвертора, выходы всех элементов ИЛИ соединены с соответствующими, входами обоих сумматоров, управляющий вход одного из которых соединен с прямым, а другого - с инверсным выходом пер ваго разряда счетчика, причем счетный вход первого разряда счетчика соединен с входом тактовых импульсов аналого-цифрового преобразователя "21.Недостатком известного устройства З 0 является низкая точность измерения ортогональных составляющих сигнала, обусловленная тем, что исследуемый сигнал умножается не на гармонические, а на знаковые функции и, следователь-З но, фильтрация высших нечетных гармоник устройством не производится.Цель изобретения - повышение точности измерения ортогональных составляющих сигнала. аоПоставленная цель достигается тем, что в устройство для измерения ортогональных составляющих сигнала, содержащее аналого-цифровой преобразо 45 ватель, состоящий из. последовательно соединенных блока преобразования и первого регистра, прямые и инверсные выходы всех разрядов которого, кроме знакового, соединены с первыми входа 50 ми логических элементов И первой груп. пы, а выходы знакового разряда - с первыми входами логических элементов . И второй группы, .выходы которых соединены с входами первого элемента ИЛИ, выход которого соединен с входом55 первого инвертора, и знаковым входом первого накапливающего сумматора, первую группу логических элементов ИЛИ и второй накапливающий сумматор, введены фильтр, второй регистр, третья, четвертая, пятая, шестая, седьмая и восьмая группы логических элементов И, вторая группа логических элементов ИЛИ, второй логический элемент ИЛИ, второй инвертор и блок управления, причем выход фильтра соединен с входом аналого-цифрового преобразователя, выходы блока преобразования которого соединены с входами второго регистра, прямые и инверсные выходы которого соединены с первыми входами восьмой группы элементов И и первыми вкодами. третьей группы элементов И, вторые входы элементов И восьмой группы сое- . динены с первым выходом блока управления, второй выход которого соединенс вторыми входами элементов И первойгруппы, выходы которых соединены спервыми входами элементов ИЛИ второйгруппы, вторые входы которых соединены с выходами элементов И восьмойгруппы, а выходы - с первыми входами элементов И пятой группы, выходы которых соединены с входами второго накапливающего сумматора, первые входы элементов И четвертой группы соединены с первыми входами элементов И первой группы, вторые входы " с третьим выходом блока управления, а выходы - с первыми входами элементов ИЛИ первой группы, вторые входы которых соединены с выходами элементов И третьей группы, вторые входы которых соединены с четвертым выходом блока управления, пятый выход которого соединен с вторым входом элемента И седьмой группы, первый вход которого соединен с прямым выходом знакового разряда первого регистра, а шестойс вторым входом другого элемента И седьмой группы, перъый вход которого соединен с инверсным выходом знакового разряда первого регистра, выходыэлементов И седьмой группы соединеныс входами второго элемента ИЛИ, выходкоторого соединен с знаковым входомвторого накапливающего сумматора ис вторым инвертором, седьмой выходблока управления соединен с вторымвходом элемента И второй группы, пер"вый вход которого соединен с прямымвыходом знакового разряда первого регистра, второй вход другого элементаИ второй группы соединен с восьмым выходом блока управления, вход которого Соединен с входом тактовых им"5 10910 пульсов аналого-цифрового преобразователя и тактовыми входами накапливающих сумматоров, выход. второго элемента ИЛИ соединен с вторыми входами тех элементов И пятой группы, к первым входам которых через элементы И восьмой группы и элементы ИЛИ второй группы подключены прямые выходы разрядов второго регистра, с вторыми входами остальных элементов И пятой 10 группы соединен выход второго инвертора, выходы элементов ИЛИ первой группы соединены с первыми входами элементов И шестой группы, выходы которых соединены с входами первого на капливающего сумматора, вход первого инвертора соединен с вторыми входами тех элементов И шестой группы, к первым входам которых через элементы И четвертой группы и элементы ИЛИ пер вой группы подключены прямые выходы всех разрядов, кроме знакового, первого регистра, выход первого инвертора соединен с вторыми входами остальных элементов И шестой группы.На чертеже приведена структурная электрическая схема устройства,Аппарат состоит из фильтра 1, вы 30 ход которого соединен с входом аналого-цифрового преобразователя 2, с входящими в него последовательно соединенными блоком 3 преобразования и первым регистром 4, второго регистра 5, первой группы логических элементовЗ 5 И б, второй группы логических элементов И 7, третьей группы логических элементов И 8, четвертой группы логических элементов И 9, первой группы логических элементов ИЛИ 10, второй 40 группы логических элементов ИЛИ 11, пятой группы логических элементов И 12, шестой группы логических элементов И 13, седьмой. группы логических элементов И 14, восьмой группы 45 логических элементов И 15, первогологического элемента ИЛИ 16, второго логического элемента ИЛИ 17, первого инвертора 18, второго инвертора 19, , блока 20 управления, первого и второго накапливающих сумматоров 2 и 22, причем выходы блока 3 преобразования соединены с входами второго регистра 5, прямые и инверсные выходы которого соединены с первыми входами элементов И 15 восьмой группы, вторые входы которых соединены с первым выходом 23 блока 20 управления, второй 82 бвыход 24 которого соединен с вторыми входами элементов И 6 первой группы, первые входы которых соединены с прямыми и инверсными выходами первого регистра 4, а выходы - с вторыми входами второй группы элементов ИЛИ 11, первые входы которых соединены с выходами элементов И 15 восьмой группы, а выходы - с первыми входами элементов И 12 пятой группы, выходы которых соединены с входами второго накапливающего сумматора 21, третий выход 25 блока 20 управления соединен с вторыми входами элементов И 9 четвертой группы, первые входы которых соединены с первыми входами элементов И 6 первой группы, а выходы - с первыми входами элементов ИЛИ 10 первой группы, вторые входы которых соединены с выходами элементов И 8 третьей группы, первые входы которых соединены.с первыми входами элементов И 15 восьмой группы, а вторые входы - с четвертым выходом 26 блока 20 управления, пятый выход 27 которого соединен с вторым входом элемента И 14 седьмой группы, первый вход которого соединен с прямым выходом знакового разряда, инверсный выход которого соединен с первым входом другого элемента И 14 седьмой группы, второй вход которого соединен с шестым выходом 28 блока 20 управле= ния, выходы элементов И 14 седьмой группы соединены с входами второго элемента ИЛИ 15, выход которого соединен с знаковым входом второго накапливающего сумматора 22 и входом второго инвертора 19, седьмой выход 29 блока 20 управления соединен с вторым входом элемента И 7 второй группы, первый вход которого соединен с прямым выходом знакового разряда первого регистра 4, восьмой выход 30 блока 20 управления соединен с вторым входом .элемента И 7 второй группы, первый вход которого соединен с инверсным выходом знакового разряда первого регистра 4, выходы элементов И 7 второй группы соединены с входами первого элемента ИЛИ 16, выход которого соединен с знаковым входом пер" вого накапливающего сумматора 21,входом первого инвертора 18, входвторого инвертора 19 соединен с вторыми входами тех элементов И 12 гятойгруппы, к первым входам которых через элементы И 15 восьмой группы и элементы ИЛИ 11 второй группы подключены прямые выходы второго регистра 5, вы1091082 ходе 25 сдответствует тому, что косинусоидальный сигнал должен быть взят с весом 1., а появление сигнала на выходе 26 соответствует тому, что косинусоидальный сигнал дожен быть взят с весом 0,5. Выходы 27 и 28 блока управления определяют знаки синусоидального сигнала, а выходы 29 и 30- знаки косинусоидального сигнала.Чередование сигналов на выходе блока управления в зависимости от последовательности импульсов приведено в таблице. Весовойкоэффициенткосинуса Знаккосинуса Весовойкоэффициенсинуса Знак Угол,Ф+ 0,5 ход второго инвертора 19 соединен свторыми входами остальных элементовИ 12 пятой группы, выходы элементовИЛИ 10 первой группы соединены спервыми входами элементов И 13 шестойгруппы, выходы которых соединены свходами первого накапливающего сумматора 21, с вторыми входами тех элементов И 13 шестой группы, к первымвходам которых через элементы И 9четвертой группы и элементы ИЛИ 10первой группы подключены прямые выходы всех разрядов, кроме знакового,первого регистра 4 соединен входпервого инвертора 18, выход которого 15соединен с вторыми входами остальных Имэлементов И 13 шестой группы, такто- .вый вход аналого-цифрового преобразователя соединен с тактовыми входамиблока 20 управления и накапливающих 20сумматоров 21 и 22.Устройство работает следующимобразом.На вход фильтра 1, в качестве которого можно использовать последова 1тельно соединенные интеграторы, поступает сигнал Бф. После интегрирования 2этот сигнал поступает на вход аналого-цифрового преобразователя 2, на 3другой вход которого поступает серия Збимпульсов Т, определяющих моменты 4взятия выборок сигнала. Получаемыйна выходе блока 3 преобразования и.. разрядный код модуля к, соответствующий величине выборки сигнала и6ее знаку, подается параллельно на первый 4 и второй 5 регистры, где запоминается на время ьА, Причем на втором регистре 4 й -разрядный код сдвинут на один разряд в сторону младше- ,го разряда. Такое соединение регист 9ров 4 и 5 позволяет получить на пря"мых выходах регистра 4 прямой код числа Хк, на инверсных выходах регистра 4 - обратный код числа Хч, на 4выходах второго регистра 5 - прямойкод числа -" а на инверсных выходахЭ12регистра 5 - обратный код числа Х.Последовательность импульсов одновременно подается и на вход блока50 20. управления. Последний имеет восемь выходов. Появление сигнала на выхоце 23 соответствует тому, что синусоидальный сигнал должен быть взят с весом 0,5, а появление сигнала на вы- ходе 24 соответствует тому, что сину- соидальный сигнал дожен быть взят с. весом 1. Появление сигнала на выИз таблицы видно, что гармонические функции заменены ступенчатыми и через 12 импульсов сигналы на выходе блока управления начинают повторяться. Чтобы устройство осуществляло только логические операции, введен регистр 5 и число на его выходе в два раза меньше, чем число на выходе регистра 4. Это позволяет учитывать весовые9 109108коэффициенты синуса и косинуса путемподключения логических элементов крегистру 4 или регистру 5, а на выходе блока 20 управления оперироватьтолько двумя уровнями сигналов, 5По сравнению с прототипом, гдеуровни гармонических сигналов одинаковы, предлагаемое устройство повышаетточность измерения ортогональныхсоставляющих сигнала, Действительно,разложение в ряд Фурье ступенчатогосигнала, который используется в йрото-.типе, вносит ошибку за счет появления нечетных гармоник 3, 5, 7, 9 ит.д. При разложении в ряд Фурье двухуровневого сигнала, который осуществлен в предлагаемом устройстве, 3 и 9гармоники исчезают, что по сравнениюс прототипом повышает точность определения ортогональных составляющихсигнала,Для уменьшения ошибок от 5 и болеевысоких гармоник служит. фильтр 1, выполненный на.интеграторах. Коэффициент усиления интеграторов выбран так,чтобы он был равен 1 на частоте определения ортогональной составляющейсигнала, Поэтому ортогональная состав.ляющая, подлежащая определению, проходит через фильтр 1 без амплитудных 30искажений, а более высокие гармоникиослабляются. Например, при однократном интегрировании пятая гармоникауменьшается в пять раз, а фаза исследуемого сигнала поворачивается в З 5осторону отставания на 90 , при двухинтеграторах пятая гармоника уменьшается в 25 раз, а фаза поворачивается на 180. Чтобы ошибки от высшнх гармоник сделать незначительными,10а работу логического устройства болеепростой, фильтр 1 должен содержатьчетыре интегратора. Такое выполнение блока относительно опорных сигналов не вносит ни амплитудных, ни фазовых искажений, а пятая гармоникаослабляется в 625.раэ.Как было указано, на прямых выхо"дах второго регистра 5 появляетсяпрямой код числа Х/2, а на инверсныхОвыходах - обратный код числа Хк/2.ХкПрямой код - подается на входы нечетных номеров логических элементовИ 15 и И 8 восьмой и третьей групп,а обратный код числа в ".подается навходы четных номеров логических эле,ментов И 15 и И 8 восьмой и третьейгрупп. На второй вход логических 1 О2элементов И 15 подается сигнал отвыхода 23,блока 20 управления, а навторой вход логических элементов И 8сигнал с выхода 26 блока управления.Таким образом, на, выходах нечетных номеров логических элементовИ 15 формируется прямой код в , а наХквыходах четных номеров логическихэлементов И 15 - обратный код - .Мк2Код с выхода логических элементовИ 15 идет на определение синусоидальной составляющей гармонического сигнала. Нечетные номера логических элементов И 8 формируют прямой код -Ха четные номера логических элементовИ 8 - обратный код , который идетМна формирование косинусоидальнойсоставляющей гармонического сигнала.Аналогичным образом работают логические элементы И. 6 и И 9 и первыйрегистр 4. Прямой код числа Хс подается на входы нечетных номеровлогических элементов И 6 и И 9, аобратный код числа - на входы четныхномеров логических элементрв И 6 иИ 9. На второй вход логических элементов И 6 подается сигнал от входа24 блока управления, а на второйвход логических элементов И 9 - сигнал с выхода 25 блока управления.Присутствие сигналов на выходах 24и 25 блока управления свидетельствует о том, что выборку сигнала следует, брать с весом, равным единице,а появление сигналов на выходах 23и 26 блока управления свидетельствует о том что выборку сигнала следует брать с весом 0,5,Таким образом на выходах нечетныхномеров логических элементов И 6формируется прямой код Х, а на выходах четных номеров логических элементов И 6 - обратный код числа Х 1,который идет на определение синусоидального сигнала. Нечетные номералогических элементов И 9 формируютпрямой код Х, а четные номера логических элементов И 9 - обратный кодчисла , котоРый идет на определениекосинусоидальных составляющих сигнала.Выходы логических элементов И 15 и И 6 объединены логическими элементами ИЛИ 11, а выходы логических элементов И 8 и И 9 - логическими элементами ИЛИ 10. Такое объединение позволяет сформировать в зависимости от сигналов блока управления прямой код чиселили Х/2, или обратныйкод этих же чисел на выходе логических элементов ИЛИ 11, которые формируют синусоидальную составляющую сигнала, или сформировать эти же сигналы на выходе логического, элемента 5 ИЛИ 10, которые формируют косинусоидальную составляющую сигнала.Ввод синусоидальной составляющей сигнала в накопительный сумматор 22 осуществляется через пятую группу .логических элементов И 12, а ввод косинусоидальной составляющей сигнала в накапливающий сумматор 21 - через шестую группу логических элементов И 13. На вход нечетных номеров логи ческих элементов И 12 подается приз-нак знака от второго логического элемента ИЛИ 17, а на входы четных номеров логических элементов И 12- .инвертированный признак знака, т.е. 20 сигнал с выхода логического элемента ИЛИ 17 подается на инвертор 19, .а затем на входы четных номеров логических элементов И 12Логические элементы И 14 и логический элемент 25 ИЛИ 17 реализуют операцию равнознач" ности для синусоидальной составляющей сигнала, а логические элементы И 7 и логический элемент ИЛИ 16 - операцию равнозначности для косинусоидального сигнала.Таким образом, если знаки синусоидального и анализируемого сигнала совпадают, то на выходе логического элемента ИЛИ 16 появляется сигнал. Это значит, что прямой код числа Хк и , вводится в накапливающий суммами тор 22 после прихода импульса ф на управляющий вход сумматора. Если знаки сииусоидалъного и анализируемого 4 О,сигнала разны, то появляется сигнал на выходе инвертора 19 и в накапливающий сумматор 22 вводится обратный код после прихода управляющего импульса.Следует учесть, что на выходе 27 блока 20 управления появляется логическая единица, когда синусоидальный сигнал положительный, а на выходе 28 блока 20 управления - сигнал, когда синусоидальный сигнал отрицательный.Аналогично работает блок равнозначности для определения косинусоидальной составляющей сигнала.ф На логические элементы И 15 кроме кода знака исследуемого сигнала по выходу 29 и 30 блока 20 управления подаются знаки косинуса . При одинаковых знаках исследуемого сигнала и косинуса на выходе логического элемента ИЛИ 16 появляется логическая единица, а при разных знаках - единица на выходе инвертора 18. сигналы с выхода логического элемента ИЛИ 16 и инвертора 18 управляют логическими элементами И 13. При появлении сигнала на выходе элемента ИЛИ 16 в накапливающий сумматор 22 вводится прямой код числа Хк или Х/2, а при появлениисигнала на выходе инвертора 18 в этот же сумматор под действием импульсной последовательности вводится обратный код Таким образом, в предлагаемом устройстве точность измерения ортогональных составляющих сигнала значи" тельно увеличивается, при этом конст" рукция аппарата осталась достаточно несложной.1091082 оставитель С. Рыбиехред Л Иикеш Подпи Тираж 7ВНИИПИ Государственног по делам изобретени5, Москва, Ж, Раушс еССР о комитатай и открыткая наб., д 5 1303 илиал 1 И 1 П "Патент",Ужгор Редактор А. Кура аказ 3075/4 1 орректор И. Ш Проектная, 4