Устройство для определения коэффициентов линейной регрессии

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРесвубеик 993291(23) Приоритет -О 06 0 7/52 Государственный комитет СССР по делам изобретениИ и открытий(71) Заявитель Новосибирский электротехнический институт(54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ КОЭФФИЦИЕНТОВ ЛИНЕЙНОЙ РЕГРЕССИИИзобретение относится к вычислительной технике и может быть использовано в системах автоматическогоконтроля и в автоматизированных систе" 5мах управления технологическими про-.цессами.Известно устройство для измерениякоэффициентов линейной регрессии, содержащее два входных блока, аналого"цифровой преобразователь, элементсравнения, два временных селектора,счетчик импульсов, пересчетный блоки триггер. Устройство позволяет измерять коэффициенты линейной регрессии,Действительно, если в уравнении ли.- нейной регрессиидъ =т + О (х-ти) полагать пт=01 "ЦХ/Х у у 1 х)пХ=0 и х=хс, то хсЬ(хе:т"Таким образом, алгоритм определе 20ния коэффициента линейной регрессий ; Ьу /Хс сводится к определению условного математического ожидания центрированного случайного процесса (1) поцентрированному случайному процессух(е) при фиксированном значении хвхс.Следовательно, если в устройствевходные блоки - это центрирующиефильтры, то его можно испольэоватьдля измерения коэффициента Ьу/хс (1),Наиболее близким по техническойсущности к предлагаемому являетсяустройство для определения коэффициентов линейной регрессии, содержащеецентрирующие фильтры, модульную схему,аналого-циФровой преобразователь,дискриминатор .знака, элемент сравнения, блок регулируемой задержки, дваэлемента совпадений, временной селектор, пересчетный блок, реверсивныйсчетчик импульсов, триггер, кнопкуи переключатели с соответствующимисвязями 2 ).Известные устройства не позволяют определить текущие значения коэффициентов регрессии.Цель изобретения - расширениефункциональных воэможностей устройства путем определения текущих значений коэффициентов линейной регрес"сии,Поставленная цель достигается тем,что в устройство для определения коэффициентов линейной регрессии, содержащеесчетчик, первый вход которого подключен к выходу аналого-цифрового пре"образователя, первый вход которогосоединен с первым выходом блока управления, введены три аналоговых элемента памяти, аналоговый сдвигающий993291 Регистр постоянный аналоговый запоминающий блок, четыре блока умножения, ,два ключа, цифро-аналоговый преобразователь, два блока суммирования, ьлок деления, при этом выходы аналогового сдвигающего регистра объединены и 5 подключены к первым входам первого и втОРОГО блоков умножения.и к второму входу первого блока умножения, выход которого соединен с первыми входами первого и второго ключей, второй вход 10 второго ключа подключен к второму выоду блока управления, третий выход кбторого соединен с вторым входом, первого ключа, выход которого соединен с первым входом третьего блока умножения, выход которого соединен с вторым входом аналого-цифрбвого преобразователя,выход первого аналоговогб элемента памяти подключен к второму входу второго блока умножения, выход кото- о рого соединен с первым входом первого блока суммирования, второй вход которого подключен к выходу четвертого блока умножения, первый вход которо- ГО объединен с первым входом второго блока суммирования и подключен к выходу,цифро"аналогового преобразователя, выход которого подключен к выходу счетчика, второй вход которого соединен с четвертым выходам блока управления, второй вход четвертого блока 1умножения подключен к выходу второго аналогового элемента памяти, первый вход которого соединен с выходом третьего элемента памяти и являетсяЗ. выходом устройства, выходы первого и второго блоков суммирования подключены соответственно к первому и второму входам блока деления, выход которого соединен с первым входом третьего аналогового .элемента памяти, вто" рой вход которого подключен к пятому выходу блока управления, шестой выход которого соединен с вторым входомвторого аналогового элемента памяти,седьмой выход блока управления подключен к первому входу аналогового сдвигающего регистра, второй вход которого является входом первого случайного процесса устройства, восьмой выход блока управления соединен с вторым входом первого аналогового элемента памяти, втоРой вход которогоявляется входом второго случайногопроцесса устройства, девятый выходблока управления подключен к входу 55постоянного аналогового запоминающего блока, выходы которого объединеныи соединены с вторым входом третьегоблока умножения, выход второго ключа,подключен к второму входу второго 60.блока суммирования. Кроме того, блок управления содержит двенадцать формирователей импуль,сов, два элемента задержки, постоян 4ную память, два регистРа адреса, реГистр разрядов, формирователь одиноч" ного импульса, триггер, генератор тактовых импульсов, два переключателя и два нормально раэомк 1 утых ключа, при этом первый, второй и третий выходы постоянной памяти, подключены соогветственно к входам первого, второго и третьего формирователей импульсов, выходы которых объединены и являются седьмым выходом блока, четвертый, пятый и шестой выходы постоянной памяти соединены соответственно с входами четвертого, пятого и шестого формирователей импульсов, выхо" ды которых объединены и являютсявосьмым выходом блока, седьмой, восьмой и девятый выходы постоянной памяти подключены соответственно к входам седьмого, восьмого и девятого формирователей импульсов, выход восьмого формирователя импульсов соединен с вхо дом первого элемента задержки, выходкоторого объединен с выходами седьмого и девятого формирователей импульсов является шестым выходом блока,деся" тый,одиннадцатый и двенадцатый выходы постоянной памяти подключены соответственно к входам десятоГо, одиннадцатого и двенадцатого формирователей импульсов, выход десятого формирователя импульсов соединен с входом второго элемента задержки, выход которого объеди-, нен с выходами одиннадцатого и двенадцатого формировйтелей импульсов и является пятым выходом блока, тринадцатый, четырнадцатый и пятнадцатый вы" ходы постоянной памяти .являются соот" ветственно девятым, первым и четвертым ,выходами блока, замыкающий и размыкающий контакты первого переключателя являются соответственно вторым и тре" тьим выходами блока, первый и второй подвижные контакты первого переключателя объединены и подключены к шине нулевого потенциала, первый управляю" щий вход первого регистра адреса соединен с размыкающим контактом второго переключателя, замыкающий контакт которого соединен с первым управляю" щим входом второго регистра адреса, второй вход которого объединен с вто" рым входом первого регистра адреса, с первым управляющим входом регистра разрядов и подключен к первому контакту первого нормально разомкнутого ключа, второй контакт которого подключен к шине нулевого потенциала, выход формирователя одиночного импульса подключен к единичному входу триг-, гера, нулевой вход которого соединен с шестнадцатым выходом постоянной памяти, выход триггера подключен через генератор тактовых импульсов к второму управляющему входу регистра разрядов, информационный вход которого объединен с переключающими контактами второго переключателя и сое993291 и первого аналогового элемента 2 памяти одновременно.После небольшой задержки 1 необходимой для того, чтобы установились переходные процессы в блоках 3 и 4 умножения, считывают значение5 В(Н) из второго элемента 13 памяти. Величина В (й) - значение коэффициента линейной регрессии, в й-й момент времени - хранится в элементе 13 па" мяти в исходном состоянии (значение 10 этой величины берут иэ предварительного статического анализа процессов Х и Ч или, как правило, принимают равной единице) .В результате считыэанив информации 15 иэ аналогового сдвигающвго регистра первого и второго элементов 2 и 13 памяти на второй вход первого блока 14 суммирования поступает величина,л пропорциональная произведению В(м) на 20 Д,Р( 1) А, на первый вход первого блока суммирования - величина Х+ Ун+, на втоРой вход блока 15 сумьс 1 рования - Хн, . Таким образом, на первый вход блока деления (вход 25 делимого) поступает величина, пропорциональная числителю выражения (2), на второй выход - величина про" порцнональная знаменателю выражения (2), и на вход третьего элемента 17 30 памяти подается величина, пропорциональная В(К+1) . После небольшой задержки Т, необходимой для переходных процессов в блоке деления, подает")л ся команда на запись значения В(К+1) З 5 в третий элемент 17 памяти. Затем подается команда на стирание,информации во втором элементе 13 памяти. Посла этого значение 6(Я+1) выдается из третьего элемента 17 памяти)на выход устройства и одновременно эано 40 сится во второй элемент 13 памяти. Цикл измерения коэффициента В(Я+1)по значению В(й) и Х3 д+ с Уче" 45том предыдущей информации окончен,устройство возвращается в исходновсостояние, Для этого по командам блока 18 управления приводится в исходное состояние аналого-циФровой преобразователь, счетчик, стирается ин"50Формация в первом и третьем элементахпамяти. Посла этого осуществляетсясдвиг информапии в аналоговом сдвигающвм рвгйстре (т,в.(И+1)=е значе-ние записывается на место й -го,Я-е - на место (М)-го и т.д,) . Затем записываются значения Х)+ 1 и У )1и повторяются все циклы считываниядля получения промежуточных величини значения В(0+2), считывание )(й+2) 60. на выход, перезапись значения В(8+2)на место В(й+1), возвращение схемав исходное состояние и т.д. Следовательно, начиная с (Я+1)"га моментавремени есть возможность измерять тв" 65)кущие значения коэффициента линейной регрессии.Блок 18 управления работает следующим образом. Ключом 42 блок приводится в исходнов состояние. Для этого регистры 34-36 очищают, записывают 1 в первую ячейку, а в остальные - О). При нажатии ключа 43 триггер 38 опрокидывается и.открываетгенератор 39. Тактовые импульсы начинают поступать на регистр разрядов 34. Иэ матрицы 33 считывается первое слово, записанное заранее по первому адресу. После считывания слова последним раэрядным импульсом записанная 1 сдвигается в регистре 35 и из матрицы считывается второе сло" во и т.д.Записанное в матрице 16-разрядное слово представляет собой совокупность нулей и единиц, Если в данном такте необходимо, чтобы формировался сигнал на какой-либо блок, необходимо в разряде, подключенном к соответствукщаму формирователю или шина, записать 1. Например, в 1-м такте необходимо, чтобы подавалась команда на запись значения Х . Первое сло-, во будет выглядеть следующим обраэом 1000000000000000.В(.8+1) -м такте йеобдодимо подать команду на запись как Х+ так и Уь(. Команда в этом случае выглядит так:1001000000000000.Если необходимо, чтобы после выполнения очередной ко- манды блок остановился, в 16 раз ряде последней записывают 1. Тогда посла выполнения команды импульс 16 разряда перебрасывает триггер 38 в противоположное состояние и генератор 39 перестает работать. Для продолжения работы блока необходимо повторно нажать ключ 43Команды,поз" воляющие заполнить аналоговый сдвигающий регистр значениями Х,выполняются только в первые й тактов работы устройства, в дальнейшем их выполнять не надо. Для осуществления этого режима с помощью второго переключателя 4 отключают регистр 35 адреса и подключают регистр 36 адреса, Для Формиро" вания задержек Ь и .использованы элементы 31 и 32 задержки. Управление работой ключа 5 и блока б осуществляется непосредственно ат первого переключателя 40.Таким образом, предлагаемое устройство обеспечивает измерение текущего значения коэффициента линейной регрессии В(И+1) по вновь поступившим значениям У+к случайного процессаи эначениЯм Х (к слУчайного процесса Х, нестационарно связанного с процессом У. Устройство можно испольэовать для решения задачи параметрической идентификации. Применение устройства позволяет решить целый ряд задач, связанных с управленивм нестационарными объектами, а также с контролем качества изделий в процессе . производства и эксплуатации.формула изобретения1, Устройство для определения коэффициентов линейной регрессии, со.- держащее счетчик, первый вход которого подключен к выходу аналого-цифрового преобразователя, первый вход которого соединен с первым выходом блока управления, о т л и ч.а ю щ ее с я тем, что, с целью расширения Функциональных возможностей путем определения текущих значений коэффициентов линейной регрессии, в него введены три аналоговых элемента памяти, аналоговый сдвигающий регистр, постоянный аналоговый запоминающий блок, четыре блока Умножения, два. ключа, цифро-аналоговый преобразователь, два блока суммирования, блок деления, при этом выходы аналогового сдвигающего регистра объединены и подключены к первым входам первого и второго блоков умножения и к второму входу первого блока умножения, выход которого соединен с первыми входами первого и второго ключей, второй вход второго ключа подключен к второму выходу блока управления, третий выход которого соединен с вторым входом первого ключа, выход которого соединен с первым входом третьего блока умножения, выход которого соединен с вторым входом аналого-. цифрового првооразоватвля, выход первого аналогового элемента памяти под ключвн к второму входу второго блока умножения, выход которого соединен с первым входом первого блока суммирования, второй вход которого подключен к выходу четвертого блока умножения, первый вход которого объединен с первым входом второго блока суммирования .и подключен к выходу цифроаналогового преобразователя, вход которого подключен к выходу счетчика, второй вход которого соединен с чвтертым выходом блока управления, втоой вход четвертого блока умножениядключвн, к выходу второго аналогового элемента памяти, первый вход которого соединен с выходом третьего зле" мента памяти и является выходом уст ройства, выходы первого и второго блоков суммирования подключены соответственно к первому и второму входам блока деления, выход которого- соединен с первым входом третьего . аналогового элемента памяти, второй ,вход которого, подключен к пятому выходу блока управления, шестой выход которого соединен с вторым входом второго аналогового элементапамяти, седьмой выход блока управления подключен к первому входу аналогового сдвигающего регистра, второй входкоторого является входом первого случайного процесса устройства, восьмойвыход блока управления соединен .свторым входом первого аналоговогоэлемента памяти, второй вход которогоявляется входом второго случайногопроцесса устройства, девятый выходблока управления подключен к вХОду 10 постоянного аналогового запоминающего блока, выходы которого объединеныи соединены с вторым входом третьегоблока умножения, выход второго клю"ча подключен к второму входу второго 5 блока суммирования.2. Устройство по п.1, о т л и ч аю щ е в с я тем, что, блок управления содержит двенадцать формирователей импульсов,два элемента задержки, 20 постоянную память,два регистра адреса,регистр разрядов, Формирователь одиночного импульса, триггер, генератортактовых импульсов, два переключателя и два ключа, при этом первый, вто. р 5 рой и третий выходы постоянной памяти подключены соответственно к входаМпервого, второго и третьего Формирователей импульсов, выходы которыхобъединены и являются седьмым выходом З 0 блока, четвертый, пятый и шестойвыходы постоянной памяти соединенысоответственно с входами четвертого,пятого и шестого формирователей импульсов, выходы которых объединены З 5 и являются восьмым выходом блока,седьмой, восьмой и девятый выходыпостоянной памяти подключены соответственно к входам седьмого, восьмого и девятого формирователей импульсов выход восьмого Формирова твля импульсов соединен с входом первого элемента задержки, выход которо-го объединен с выходами седьмого Идевятого формирователей импульсов иявляется шестым выходом блока, десятый, .45 одиннадцатый .и двенадцатый выходы.постоянной памяти подключены соответственно к входам десятого,одиннадцатого и двенадцатого формирователей импульсов, выход десятого Формироватв.1 50 ля импульсов соединен с входом второго элемента задержки, выход кото"рого объединен с выходами одиннадцатого и двенадцатого формирователейимпульсов и является пятым выходом 55 блока, тринадцатый, четырнадцатыйи пятнадцатый выходы постоянной памяти являются соответственно девятым,первым и четвертым выходами блоха,замыкающий и размыкающий контакты щ первого переключателя являются соответственно вторым и третьим выходамиблока, первый и второй подвижные контакты первого переключателя объединены и подключены к шине нулевогопотенциала, первый управляющий входпервого регистра адреса соединен сразмыкающим контактом второго переключателя, замыкающий контакт которого соединен а первым управляющиМ входом второго регистра адреса, второй вход которого объединен с вторым входом первого регистра адреса, а5 первым управляющим входом регистра, разрядов и подключен к первому контакту первого нормально разомкнутого, ключа, второй контакт которого подключен к шине нулевого потенциала, О выход формирователя одиночного импульса подключен к единичному входу триггера, нулевой вход которого соединен с шестнадцатым выходом постоянной памяти, выход триггера подключен че рез генератор тактових импульаов к второму управляющему входу регистра разрядов, информационний вход которого объединен с подвижными конактами второго переключателя и соединен с2 О выходом е -го разряда региатра разрядов, выходы которого подключены к соответствующим информационным входам постоянной памяти, одни адреаныв входы которого соединены с соответст" вующими выходами первого регистра адреса, другие входы постоянной памяти подключены к соответствующим выходам второго регистра адреса, выход старшего разряда которого соединен с третьим управляющим входом этого же регистра, вход формирователя одиночного импульса подключен к первому контакту второго нормально разомкнутого ключа, второй контакт которого соединен с шиной нулевого потенциала.Источники информации, принятые во внимание при экспертизе 1. Мирский Г.Л. Аппаратурнов определение характеристик случайных про" центов. М., Энергия, 1972, с,346.2, Авторское свидетельство СССР Р 285368, кл. б 06 5 7/52, 1969,993291 Заказ 481/67 Тираж 704ВНИИПИ Государственного комитепо делам изобретений и открыт113035, Москва, Ж, Раушская нв еею ПодлисноССР д.4/ ф, г.ужгород, ул.Проектная,4 илнал ППП Пате Составутель Л. Григорьян-Чтенцедактор В,Петраш ТехредМ. Костик КорректорИ,ШУ