Устройство памяти на кадр цифрового теливизионного изображения

1 б 00002 е) рфенова кто Тираж 534 комитета по изобретениям Москва, Ж, Раушская н 5 ЗаказВНИИПИ одпис открытиям при ГКНТ ССС д. 4/5 да венн 1130 ро а) Знее В Ядр Зл г 7 с 8 д) 3 Г) ЗнсЗд) Составитель О,КанатчиковаТехред М.Дидык Корректор Н,Ревск ственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 1остальные три мультиплексора проходит информация, хранящаяся в одном из входных сдвиговых регистров 5-8. Записанные таким образом четыре точки из четырех входных сдвиговых регистров 5-8 перезаписываются во входные буферные регистры 9-12 и затем в блоки 13- 16 оперативной памяти. Подобное включение входных мультиплексоров 1-4 ,неизменно в течение одной строки циф,ровой телевизионной информации, а при приходе информации следующей строки происходит переключение входных мультиплексоров, и к входу устройства подключается другой мультиплексор. Временные диаграммы работы входных мультиплексоров приведены на фиг. 2, где высоким уровнем обозначен мультиплексор, который в данный момент пропус кает через себя входную информацию. Благодаря такому включению мультиплексоров информация в блоках 13-16 оперативной памяти располагается таким образом, как это показано на фиг.3, 25 где изображено размещение цифровой телевизионной информации в блоках 13- 16, Над каждой точкой, представляющей собой дискрет цифровой телевизионной информации, проставлен номер блока оперативной памяти, в котором данная точка записывается. При этом четные строки соответствуют второму полю телевизионного изображения, а нечетные - первому.Такое расположение информации в блоках 13-16 оперативной памяти, которое стало возможным благодаря переключению входных мультиплексоров 1-4 в соответствии с фиг. 2 дает возможность считывания информации (фиг,3)40 : в любом горизонтальном или вертикальном направлении.При любом направлении считывания в выходные буферные регистры 21-2445 поступает информация из четырех различных блоков 13-16 оперативной памяти. А это и является обязательнымусловием.при согласовании скоростиследования телевизионной информациис медленной скоростью работы блоков13-16 оперативной памяти.В режиме Чтение" цифровая телевизионная информация из блоков 13-16 оперативной памяти попадает на выходные .сдвиговые регистры 25-28 через 55 выходные буферные регистры 21-24 и через выходные мультиплексоры 17-20, Выходные мультиплексоры 17-20 обеспечивают необходимое направление считывания информации из блоков 13-16 оперативной памяти. Например, пусть необходимо организовать считывание из блоков 13-16 оперативной памяти таким образом, чтобы нормально записанное изображение считывать не по строкам, как оно было записано, а по колонкам, т.е. считывать сначала первые точки всех строк, затем вторые и т.д. Для этого переключение выходных мультиплексоров 17-20 необходимо осуществлять так, как это показано на фиг.4, где показаны временные диаграммы работы выходных мультиплексоров 17-20.Все управляющие сигналы формируются в блоке 29 управления и синхронизации (фиг. 5). В состав блока 29 управления и синхронизации входят блок 30 постоянной памяти со счетчиком 31 и дешифратором 32 команд на адресном входе, счетчик 33 точек, счетчик 34 строк с коммутатором 35 на счетных входах, мультиплексоры 36 и 37, блок 38 постоянной памяти переключения мультиплексоров, триггер 39, элемент И 40, элемент И 41. В режиме "Запись" через дешифратор 32 команд на блок 30 поступает код команды Запись".Блок 30 формирует управляющие сигналы в соответствии с временной диаграммой работы устройства, приведенной на фиг. б. Разрешение на счет счетчика 31 дается только во время активной части строки при отсутствии гасящих импульсов строк и полей на элементе И 40. Счетчики 33 и 34 точек и строк в режиме "Запись" работают в прямом счете благодаря подаче соответствующих сигналов из блока 30 и дешифратора 32 команд. Сформированный адрес на блоки 13-16 оперативной памяти поступает из блока 29 управления и синхронизации через мультиплексоры 36 и 37. А переключение входных и выходных мультиплексоров 1,2,3,4,17,18, 19,20 осуществляется выходными сигналами блока 38 постоянной памяти переключения мультиплексоров. Режим "Чтениеи задается кодом команды, поступающим на дешифратор 32 команд, Вре менные диаграммы работы устройства в режиме "Чтение" приведены на фиг, 7, В режиме Чтение" существует возможность прямого и обратного счета счетчиков 33 и 34. При этом адрес первой считываемой точкй загружается в счетчики 33 и 34 из блока 30 постоянной160000памяти, а направление счета задается кодом команды, поступающей на дешифратор 32 команд. В соответствии с этим кодом переключаются мультиплексоры 36 и 37, когда необходимо считывание не по строкам, а по колонкам, и этот же код команды изменяет работу блока 38 постоянной памяти йереключения мультиплексоров в разных режимах считывания.В табл. 1 приведена кодировка блока 30.Предполагается, что работа осуществляется с кадром размером 512 х 512 отображаемых элементов. Начальные адреса для счетчика 33 и 34 точек и строк заданы в десятичном коде. Коды, поступающие с выхода дешифратора 32 команд на адресные входы блока 30, 20 имеют следующую интерпретацию: 000 - запись информации в блоки 13-16 оперативной памяти; 001 - нормальное чтение информации из блоков 13-16 оперативной памяти, т,а, чтение в 25 том же порядке, в котором осуществлялась запись; 010 - чтение информации в формате, повернутом относительно центра кадра на 90 по часовой стрелке; 011 - чтение информации в формате30 повернутом относительна центра кадра на 180 ; 100 - чтение информации в формате, повернутом относительно центра кадра на 270; 101 - чтение информации в Формате, повернутом на 180 относительно главной диагонали кадра 35 изображения; 110 - чтение информации в формате, повернутом на 180 относительно второй диагонали кадра изображения.Этот же код команды из дешифратора 40 32 поступает на адресные входы блока 38 постоянной памяти переключения мультиплексоров.И табл. 2 приведена кодировка блока 38. 45Управляющие сигналы с выходов блока 38 поступают на входные мультиплексоры 1-4 и выходные мультиплексоры 17-20 и позволяют организовать запись цифровой телевизионной инфор мации в блоки 13-16 оперативной памяти,и".считывание э 1 ой информации в одном из форматов, определяемом кодом команды, приходящим на дешифратор 32 команд. 55Кроме сигналов управления мультиплексорами блок 38 постоянной памяти доопределяет адреса блоков 13-16 оперативной памяти в соответствии с таб 2 6лицей кодировок, приведенной на фиг.9.Такое доопределение адреса вызвано,необходимостью записи и считываниясразу четырех значений яркости, расположенных в различных блоках оперативной памяти по различным адресам(фиг. 3).Таким образом, предлагаемое уст"ройство памяти на кадр цифрового телевизионного изображения позволяетосуществлять считывание кадра цифрового телевизионного иэображения влюбом выбираемом направлении, независимо от порядка записи, а следовательно обеспечить поворот растра,Формула изобретения1. Устройство памяти на кадр цифрового телевизионного изображения, содержащее четыре входных сдвиговых регистра, четыре входных буферных регистра, четыре блока оперативной памяти, четыре выходных сдвиговых регистра и блок управления и синхронизации, при этом выход данных первого - четвертого входных сдвиговых регистров соединен. соответственно с входом данных первого - четвертого буферных регистров, выход данных первого - чет" вертого буферных регистров соединен соответственно с входом данных первого - четвертого блоков оперативной памяти, причем выход данных четвертого выходного сдвигового регистра является выходом устройства, о т л ич а ю щ е е с я тем, что, с целью обеспечения считывания сигнала кадра цифрового телевизионного изображения в любом направлении независимо от порядка записи, введены четыре входных мультиплексора, четыре выходных мультиплексора и четыре выходных буферных регистра, при этом первые входы данных первого - четвертого входных мультиплексоров объединены между собой и являются входом данных устройства, вторые входы данных первого - четвертого входных мультиплек соров соединены с выходом четвертого, первого, второго и третьего входных сдвиговых регистров, выходы данных первого - третьего и соответственно первого - четвертого входных сдвиговых регистров, а управляющие входы первого - четвертого входных мультиплексоров соединены соответственно с первым - четвертым управляющими выходами блока управления и синхрони1600002 30 зации, управляющие входы первого четвертого входных сдвиговых регистров объединены между собой и подключены к пятому управляющему выходу блока управления и синхронизации, управляющие входы первого - четвертого входных буферных регистров объединены между собой и соединены с шестым управляющим выходом блока управления10 и синхронизации, адресные входы первого - четвертого блоков оперативной памяти объединены между собой и подключены к адресному выходу блока управления и синхронизации, первые управляющие входы первого - четвертого15 блоков оперативной памяти объединены между собой и подключены соответственно к седьмому управляющему выходу блока управления и синхронизации, вторые управляющие входы первого четвертого блоков оперативной памяти объединены между собой и подключены соответственно к восьмому управляющему выходу блока управления и синхронизации, выход данных первого блока оперативной памяти соединен соответственно с первым - четвертым входами данных первого - четвертого выходных мультиплексоров, выход данных второго блока оперативной памяти соединен соответственно с первым - четвертым входами второго, третьего, четвертого и первого выходных мультиплексоров, выхОд данных третьего блока оперативной памяти соединен соответственно с 35 первым - четвертым входами данных третьего, четвертого, первого и второго выходных мультиплексоров, выход данных четвертого блока оперативнойпамяти соединен соответственно с первым - четвертым входами данных четвертого, первого, второго и третьеговыходных мультиплексоров, выходы данных первого - четвертого выходных мультиплексоров соединены соответственно с входами данных первого - четвертого выходных буферных регистров,выходы данных которых подключены соответственно к первым входам данныхпервого - четвертого выходных сдвиговых регистров, второй вход данныхвторого выходного сдвигового регистрасоединен с выходом данных первого выходного сдвигового регистра, второйвход данных третьего выходного сдвигового регистра соединен с выходомданных второго выходного сдвиговогорегистра, второй вход данных четвертого сдвигового регистра соединен с выходом данных третьего выходного сдвигового регистра, управляющие входы первого - четвертого выходных мультиплексоров соединены соответственно с девятым, десятым, одиннадцатым и двенадцатым управляющими выходами блока управления и синхронизации, тринадцатый управляющий выход которого подключен к управляющим входам первого - четвертого выходных буфер-ных регистров, первые управляющие входы первого в . четвертого выходных сдвиговых регистров объединены между собой и подключены к четырнадцатому управляющему выходу блока управления и синхронизации, вторые управляющие входы первого - четвертого выходных сдвиговых регистров объединены между собой и подключены к пятнадцатому управляюцему выходу блока управления и синхронизации, причем первый вход блока управления и синхронизации является входом тактовых импульсов, второй вход блока управления и синхронизации является входом гасящего импульса строк, третий вход блока управления и синхронизации является входом гасящего импульса нечетных полей, четвертый вход блока управления и синхронизации является входом гасящего им-пульса четных полей, а пятый вход блока управления и синхронизации является входом кода команды.2, Устройство по п. 1, о т л и ч а ю ц е е с я тем, что блок управления и синхронизации содержит два узла постоянной памяти, два мультиплексора, три счетчика, дешифратор, коммутатор, КБ-триггер и два элемента И, при этом первый вход первого элемента И является первым входом блока управления и синхронизации, выход первого элемента И подключен к первому счетчику, выходы которого соединены с соответствующими входами первого узла постоянной памяти, первый адресный выход которого соединен с информационным входом второго счетчика, второй адресный выход первого узла постоянной памяти соединен с информационным входом третьего счетчика, семь выходов управления первого узла постоянной памяти является соответственно пятым, шестым, седьмым, восьмым, тринадцатым, четырнадцатым и Пятнадцатым управляющими вы-ходами блока управления и синхронизации, первый и второй входы второгоэлемента И соединены соответственнос К- и Б-входами КБ-триггера и являются третьим и четвертым входами блока управления и синхронизации, второй вход первого элемента И подключен к входу сброса второго счетчика, первому входу коммутатора и являетея вторым входом блока управления и синхронизации, третий вход первого элемента И соединен с выходом второго элемента 1 О И и входом сброса третьего счетчика, адресный вход дешифратора является пятым входом блока управления и синхронизации, выход данных дешифратора подключен к вду данных первого узла постоянной памяти и первому входу данных второго узла постоянной памяти, первый выход управления дешифратора соединен с вторым входом коммутатора, а второй выход управления дешифратора соединен с вторым входом20 коммутатора, а второй выход управления дешифратора соединен с управляющими входами первого и второго мультиплексоров, синхровходы которых объединены и подключены к синхровходу второго узла постоянной памяти и выход КБ-триггера, восьмой и девятый выходы управления первого узла постоянной памяти соединены соответственно с первым и вторым входами управления второго счетчика, выход данных которого подключен к первым входам данных первого и второго мультиплексоров, первый и второй выходы управления коммутатора подключены соответственно первому и второму входам управления третьего счетчика, выход данных которого соединен с вторыми входами данных первого и второго мультиплексоров, восемь выходов управления второго узла постоянной памяти являются соответственно первым, вторым, третьим, четвертым, девятым, десятым, одиннадцатым и двенадцатым выходами блока управления и синхронизации, а выходы данных первого и второго мультиплексоров и второго узла постоянной памяти объединены и явля.ются адресным выходом блока управления и синхронизации.Таблица 11600002 2 Нотр апряо опе 2 попе 1 поде 2 попе 1 попе 2 поле 1 пша 2 поп 2 3 4 5 б 7 8