Устройство для логарифмирования

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскикСоциалистическихРеспублик(1) М Кп 3 С 06 Р 7/556 Государственный комитет СССР по делам изобретений н открытийОпубликовано 3009,82, Бюллетень М 36 Дата опубликования описания 30,09,82(72) Авторыизобретения Н,В,Черкасский, А.А.Мельник и В,С.Митьков Львовский ордена Ленина политехнический институт им. Ленинского комсомола(54) УСТРОЙСТВО ДЛЯ ЛОГАРИФМИРОВАНИЯ Изобретение относится к вычислительной технике и предназначено для испольэбвания в универсальных и специализированных ЦВМ при обработке больших массивов данных.Известно устройство для логарифмирования двоичных чйсел,.содержащее ;регистры старших и младших разрядов аргумента, три блока памяти, блок управления, коммутатор, сумматор, выходной регистр, триггер, сдвигатель, блок управления сдвигателем 1 1.Недостатком известного устройства является низкое быстродействие.Наиболее близким к предлагаемому является устройство для логарифмирования массивов двоичных чисел, содержащее входной регистр, три блока памяти, два сумматора, семь регистров, блок для возведения в квадрат. блок умножения, блок управления. Известное устройство работает по конвейерному принципу и реализует операцию логарифмирования над массивами чисел с быстродействием, равным времени возведения в квадрат (при реализации на элементах 155 серии это время равно 165 нс). Производительность данного устройства выше, чем в известных устройствах для логарифмирования, разработанных вСССР и за рубежом (2 .Однако его производительностьможно еще более повысить, еслиуменьшить задержку в наиболее медленной ступени конвейера, которойявляется ступень, содержащая квадратор. Задержка в этой ступени более, чем вдвое превосходит задержку в остальных ступенях конвейера,поэтому половину такта работы конвейера они простаивают.Цель изобретения - увеличениебыстродействия устройства.Поставленная цель достигаетсятем, что в известное устройствосодержащее два сумматора, три блока памяти, входной регистр, выходной регистр, шесть промежуточных регистров, первый блок возведения в квадрат и блок управления, первый выход которого соединен с управляющим входом первого промежуточногорегистра, второй выход блока управ ления соединен с управляющими входами входного регистра, с второго пошестой промежуточных регистров ивыходного регистра, информационныйвход входного регистра соединен с 30 входом аргумента устройства, выход962926 25 ЗО 35 40 у =А+ Их+ В) 45 50 55 60 1 65 входного регистра соединен с первым входом лсвого сумматора, второй вхоц которого через первый блок памяти соединен с выходом старших разрядов входного регистра и информационным входом второго промежуточного регистра, выход которого соединен с информационным входом четвер-. того промежуточного регистра, выход которого соединен с входом второго блока памяти и информационным входом шестого промежуточного регистра, выход которого через третий блок памяти соединен с первым входом второго сумматора, второй вход которого соединен с выходом пятого 3промежуточного регистра, выход первого сумматора соединен с информационным входом первого промежуточного регистра, выход которого соединен с входом первого блока возведения в квадрат, выход второго сумматора соединен с информационным входом выходного регистра, выход которого соединен с выходом устройства, дополнительно введены седьмой промежуточный рЕгистр, второй блок возведения в квадрат, коммутатор и сдвигатель, причем третий выход блока управления соединен с управляющим входом седьмого промежуточного регистра информационный вход и выход которого соединены соответственно с выходом первого сумматора и входом второго блока возведения в квадрат, четвсртый и пятый выходы блока управления соединены соответственно с первым и вторым управляющими входами коммутатора, первый и второй информационные входы которого соединены с выходами соответствующих блоков возведения в квадрат, выход коммутатора соединен с информационным входом третьего промежуточного регистра, выход которого соединен с первым входом сдвигателя, второй вход и выход которого соединены соответственно с выходом второго блока памяти и информационным входом пятого регистра, первый и второй входы блока управления соединены соответственно с входами задания длины массива и пуска. устройства.При этом блок управления содержит три триггера, счетчик, генератор импульсов, элемент ИЛИ-ЙЕ, элемент НЕ и три элемента И, причем первыйвход блока управления соединен с входом записи счетчика, выход которого соединен через элемент ИЛИ-НЕ с первым входом первого триггера, второй вход и выход которого соединены соответственно-с вторым входом блока управления и первым входом первого элемента И, второй вход которого соединен с выходом генератора импульсов выход первого элемента И соединен с счетным входом счетчика, первйми входами второго и третьего элементов И, синхровходом второго триггераи вторим выходом блока управленияи через элемента НЕ с синхровходомтретьего триггера, прямой и инверсный 5 выходы которого соединены соответственно с четвертым и пятым выходамиблока управления, первый и третийвыходы которого соединены соответственно с выходами третьего и второго 10 элементов И, прямой и инверсный выходы второго триггера соединены соответственно с вторыми входами второго и третьего элементов И,На фиг, 1 дана блок-схема устройства для логарифмирования) нафиг. 2 - схема блока управления.Устройство для логарифмированиясодержит регистр 1 входной, регистры2-8 промежуточные, регистр 9 выходной, сумматоры 10 и 11, блоки 12-14,памяти, блохи 15 и 16 возведения вквадрат, коммутатор 17, сдвигатель18, блок 19 управления, выходы 20-24 и входы 25 и 26 блока управлений.Блок 19 управления содержит счетчик 27, элемент ИЛИ-НЕ 28, триггер 29, генератор 30 иьнульсов, элемент И 31, триггер 32, элементы И 33 и 34, элемент НЕ 35, триггер 36,выходы 37 и 38 триггера 32, выход 39 элемента ИЛИ-НЕ 28 и выход 40 триггера 29.Устройство предназначено для обработки нормализованных данных, представленных в Формате с Фиксированной запятой.Вычисление Функции у = Зо,;х производится в устройстве табличйо-алгоритмическим методом путем хранения сжатых таблиц, данных в памяти и их восстановления.при помощи арифметического устройства на основе соотно- шения где константы А, В и М выбираютсяиз условия минимизации абсолютнойпогрешностиДиапазон изменения аргумента1/2, 11 разбивается на интервалы,количество которых определяется требуемой точностью, причем границы интервалов выражаются К старшими двоичными разрядами аргумента. Как показал вычислительный эксперимент,проведенный на ЭВМ, для 15-разрядныхдвоичных чисел использование вышеуказанного алгоритма при разбиениидиапазона изменения аргумента на 24интервала позволяет достичь точности оф2-Г,На разных интервалах константыимеют различные значения. КонстантыВ хранятся в блоке 12 памяти, константы Ю в блоке 13 памяти и константы А в блоке 14 памяти. Адресацияк каждому блоку памяти осуществляется по К старшим разрядам аргумента,которые указывают в каком интерваленаходится аргумент.Структура устройства представляетсобой цепочку последовательных ступеней, разделенных регистрами, в которой каждая ступень предназначенадля реализации определенных операцийнад поступающими на ее входы операндами и передачи получаемых результатов соседней ступени. Разделение ступеней регистрации, позволяет им ра ботать независимо, поэтому сразупосле освобождения первой ступенив нее загружается новый операнд,а во второй ступени уже отрабатывается операнд, ранее отработанныйв первой ступени. Последовательностьопераций, выполняемых над операндами при прохождении всех. ступенейцепочки, определяют выполнение операции логарифмирования,Устройство работает следующим об. -разом.Аргумент х поступает во входнойрегистр 1, а иэ него - на сумматор10. Одновременно иэ блока 12 по адресу,.укаэанному К старшими разрядами аргумента х, выбирается константа В и также поступает на сумматор. 10. В сумматоре 10 производится выработка суммы, которая по сигналупоступающему от блока 19 управленияпо выходу 22 записывается в регистр2, а из него поступает на блок 15возведения в квадрат, из которогоквадрат поступившего числа передается через коммутатор 17 по сигналу,поступающему от блока 19 управленияпо выходу 24 в регистр 5. В следующем такте информация с выхода сумматора 10 поступает уже в регистр 3 посигналу 21 и из него на блок 16 возведения в квадрат, из которого ре-,.зультат вычисления выражения х + В)по сигналу 23 поступает через коммутатор 17 на регистр 5. Таким образом,включение двух блоков возведения вквадрат параллельно позволяет сделать такт работы конвейера, равнымполовине задержки в каждом из них,поскольку они могут отрабатыватьпараллельно разные операнды сосдвигом во времени на такт конвейера, Одновременно по регистрам 4 и 6продвигаются К старших разрядов операнда х, которые. указывают адрес вблоке 13 константы Ф, соответствующей данному интервалу. При расчетекоэффициентов константы И выбиралисьравными степени двойки, поэтому выполнение операции умножения Н на(х + В) можно заменить операциейсдвига на Ю двоичных разрядов. Данная операция выполняется в сдвигате поступают на регистры устройства,построенные на В-триггерах, и .с по ступлением каждого импульса по егопереднему фронту в соответствующийрегистр записывается информация. Скаждым тактовым импульсом содержимоесчетчика 27 уменьшается на единицу, 45 и как только оно станет равным нулю,т.е. массив чисел обработан, на выходе 39 элемента ИЛИ-НЕ 28 появляется сигнал, сбрасывающий триггер 29в состояние ноль, Сигнал с выхода 5 О 40. этого триггера запретит прохождение тактовых Ймпульсов через элементИ 31 на регистры устройства.В таблице приведены значенияконстанты А, В и Ю га разных интер валах измерения аргумента и значениеабсолютной погрешности, получаемойпри вычислениях на каждом интервале. При этом считалось, что аргумент имеет разрядность Н = 15 и границы интервалов выражаются К = 5 старшими разрядами аргумента. Видно, что погрешность не превышает единицы младшего разряда. 5 10 15 20 25 30 35 ле 18, на выходе которого получает-, ся число из регистра 5, сдвинутое на И разрядов. Из сдвигателя 18 это число поступает в регистр 7, а из него - на сумматор 11, где суммируется с константой А, выбранной из блока 14 пс адресу, указанному Содержащим регистра 8. Сформированной в сумматоре число, являющееся искомым логарифмом аргумента х, поступает на регистр 9 и иэ него - на вход устройства.Тактовые импульсы, управляющие работой устройства для логарифмирования вырабатываются в блоке 19 управления.Блок управления работает следующим образом.Перед началом обработки массива чисел в счетчике 27 по входу 25 поступает число, равное длине массива. По сигналу, поступающему на вход 26 пуска, устанавливается в состояние единица и сигнал с его выхода 40 разрешает прохождение тактовых импульсов через элемент И 31 иэ генератора 30 импульсов, которые посту" пают на счетчик 27; С поступлением каждого импульса иэ содержимого счетчика вычитается единица. Кроме того, тактовые импульсы поступают на триггер 32 и элементы И 33 и И 34, а также через элемент НЕ 35 . на триггер Зб. Сигналы 37 и.38 триггера 32 Формируют в элементах И ЗЗ и 34 сигналы управления, поступающие на выходы 21 и 22, а сигналы с триггера 36 поступают на выходы 23 и 24.По выходам 20-24 управления сигналы962926 Конечнаяточка интервала Начальнаяточка интервала О, 0358740865. -1,219676202 0,64 10 б 2,178110 0,5 0,5078125 0,5078125 0,5234375 0,0230906405 -1,215167096 0,4531 101,47385 10 0,5234375, 0,53125 0,012404961 0,546875 0,0039603795 0,5 3125 1,05 310 0,546875 0,5625-1,719230041 Формула изобретения О б 40625 0,671875 -О, 00329845 0,006177828, 0,13938804 0,537364245 0,524919939 0,514547181 0,506047208 0,496590181 0,487915.732 0,487591039.0,495051631 0,503647104, 0,511433361 0,517283697 Поскольку устройство работает по конвейерному принципу, то его быст- родействиЕ при обработке массивов чисел определяется длительностью такта, равной задержке в наиболее медленной ступени устройства. Такой ступенью в данном устройстве является ступень, содержащая.блок возведе- НИЯ В КВадрат. Но, поскольку оба бло-ф ка ВОзведения в квадрат работают параллельно, то быстродействие устройства для логарифмирования равно Т = -ф-, где Св - время возведенияфь-1,715238103 . -1 0,74345106 в квадрат, Быстродействие же прототипа Т1 , т,е, быстродействие предЛагаемого устройства увеличено в два раза.Кроме того, поскольку в данном случае остальные ступени конвейера, такие же как и в прототипе, работают быстрее в два раза, то повышается эффективность использования оборудования. 1. Устройство для логарифмирования, содержацее два сумматора, триблока памяти, входной регистр, выходной регистр, шесть промежуточных регистров, первый блок возведения в квадрат и блок управления, первый выход которого соединен с управляющим входом первого промежуточного регистра, второй выход блока управления соединен с управляющими входами входного регистра, с второго по шестой промежуточных регистров и выходного регистра, информационный вход входного регистра соединен с входом аргумента устройства, выход входного регистра соединен с первым входом первого сумматора, второй вход которого через первый блок памяти .соединен с выходом старших разрядбв входного регистра и информационнымм входом второго промежуточного регистра, выход которого соединен с информационным входом четвертого промежуточного регистра, выход которого соединен с входом второго блока памяти и информационным входом шестого промежуточного регистра, выход которого через третий блок памяти соединен с Первым входом второго сумматора, второй вход которого соединен с выходом пятого промежуточного регистра, выход первого сумматора соединен с информационным входом промежуточного регистра, выход которого соединен с входом первого блока возведения в квадрат, выход второго сумматора соединен с информационным входом выходного регистра, выход которого соединен с выходом устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в него введены седьмой промежуточный регистр, второй блок возведения в квадрат, коммутатор и сдвигатель, причем третий выход блока управления соединен с управляющим входом седьмого промежуточного регистра, информационный вход и выход которого соединены; соответственно с выходом первого сумматора и входом второго блока возведения в квадрат, четвертый и пятый выходы блока управления соединены соответственно с первым и вторым управляющими входами коммутатора,первый и второй информационные входыкоторого соединены с выходами соответствующих блоков возведения в квадрат, выход коммутатора соединен синформационным входом третьего промежуточного регистра, выход которогосоединен с первым входом сдвигателя,второй вход и выход которого соединены соответственно с выходом второгоблока памяти и информационным входом10 пятого регистра, первый и второйвходы блока управления соединены соответственно с входами задания длинымассива и пуска устройства.2. Устройство по п.1, о т л и 15 ч а ю щ е е с я тем, что блок управления содержит три триггера, счетчик,генератор импульсов, элемент ИЛИ-НЕ,элемент НЕ и три элемента И, причемпервый вход блока управления соеди;щ нен с входом записи счетчика, выходкоторого соединен через элементИЛИ-НЕ с первым входом первого триггера, второй вход и выход которогосоединены соответственно с вторымвходом блока управления.и первымвходом первого элемента И, второйвход которого соединен с выходом генератора импульсов, выход первогоэлемента И соединен с счетным входомсчетчика, первыми входами второгои третьего элементов И, синхровходомвторого триггера, вторым выходом блока управления и через элемент НЕ ссинхровходом третьего триггера, прямой и инверсный выходы которого соединены соответственно с четвертыми пятым выходами блока управления,первый и третий выходы которого соединены соответственно с выходамитретьего и второго элементов И, пря 40 мой и инверсный выходы второго триггера соединены соответственно свторыми входами второго и третьегоэлементов И.Источники информации,45 принятые во внимание при экспертизе1. Авторское свидетельство СССР. 9593212, кл. С 06 Р 7/556, 19782. Авторское свидетельство СССРпо заявке 9 2862892/18-24, 1979 (про 50 тотип 1, 962926962926 Составитель А.ЗоринРедактор Н.Грищанова Техред С.мигунова Кор А.Гриценко к исно илиал ППП "Патен Ужгород, ул. Проектная 7513/68ВНИИПИ Госудапо делам иэ113035, Москва, ж ираж 731венногоетений иРаушск митета СССРткрытийнаб., д. 4/5