Арифметическое устройство

Со 1 оз Советск изСоциапистиче сии креспублик К АВТОВСКО ВИ ЕТЕЛЬСТВУ к авт, саид-ву й 6330 Дополнител 2)заявлено 08.05.80 (21) 2921482/18-24. (51с присоединениее 1 заявки М(23) Приоритет 6 Г 7/544 Всударетюанб квивт СССР в дамм кзфбретекк в еткрытв 11публиковано 07, 02 .82,Бюллетень МДата опубликования описания 09 . 02. К 681,3 (088.8)(5 Автор.обретения А, Л. Рейхенб аявитель 54 ) АРИФМЕТИЧЕСКОЕ УСТРОЙСТВО обретелителььзованоперациийвуики и к циФровой может быть ой реализаие относитсяой технике идля аппаратвычислениятройствах иыцислительно ы испоцииФунктома лементарных системах авй техники5 По основному авт.св. М 633016 известно ариФметицеское устройство, содержащее первый, второй и третий сум-1 О маторы-вычитатели, первыи, второи, третий, четвертый и пятый регистры сдвига, блок анализа сходимости и блок управления, причем выходы первого, второго и третьего регистров со 1 единены соответственно с первыми входами первого, второго и третьего сумматоров-вычитателей, выходы которых соединены соответственно с входами этих регистров, второй выход первого регистра соединен с входом блока анализа, второй выход второго регистра соединен с входом четвертого регистра, выход которого соединен со вторые входами первого и второго сумматоров-вычитателей, второй выход третьего регистра соединен с входом пятого регистра, выход которого соединен со вторым входом третьего сумматора-выцитателя, первый выход блока анализа соединен с управляющимивходами первого, второго и третьегосумматоров-вычитателей, а второй итретий выходы блока анализа соединены с первым и вторым входами блокауправления, третий вход которого соединен с управляющин входом устройства, а управляющие входы первого,второго, третьего четвертого и пятого регистров соединены соответственно с первым, вторым, третьим, четвертым и пятым выходами блока управления, вторые входы первого, второго,третьего, и четвертого и пятого регистров соединены соответственно спервым, вторым, третьим, четвертыми пятым входами устройства, вторыевыходы второго и третьего регистров3 903 соединены соответственно с первым и вторым выходами устройства 1 1.Однако это устройство предназначено только для вычисления частного отделения произведения двух аргументов на третий и не может быть использовано для вычисления других Функций.Цель изобретения " расширение Функциональных возможностей за счет дополнительного вычисления функций .хЙ (х . хе+уе)/2 (х хе+2 )/е (ху-уг+г )/г.Поставленная цель достигается тем, что в арифметическое устройство дополнительно введены четвертый, пятый, шестой и седьмой сумматоры- вычитатели, шестой, седьмой, восьмой, девятый и десятый регистры, причем первые выходы шестого, седьмого, восьмого, девятого регистров соединены соответственно с первыми входами четвертого, пятого, шестого и седьмого сумматоров-вычитателей, выходы которых соединены соответственно с первыми входами шестого, седьмого, восьмого и девятого регистров, а управляющие входы четвертого, пятого, шестого и седьмого сумматоров-вычитателей соединены с первым выходом блока анализа, выход пятого регистра соедин нен со вторым входом четвертого сумматора-вычитателя, второй выход серь" мого регистра соединен со входом десятого регистра, выход которого соединен со вторыми входами пятого, шестого и седьмого сумматоров-выци; тателей, шестой, седьмой, восьмой, девятый и десятый выходы блока управления соединены с управляющими входами соответственно шестого, седьмого, восьмого, девятого и десятого регистров. Такое конструктивное решение позволяет одновременно с вычислением Функции ху/к дополнительно вычислять еще четыре элементарных функции.На Фиг, 1 представлена структурная схема арифметического устройства; на фиг. 2 - вариант структурной схемы блока анализа; на фиг. 3 - вариант структурной схемы блока управления. Арифметическое устройство содержит с первого по седьмой одноразрядные сумматоры-вычитатели 1-7, с первого по десятый регистры Ь 17 блок анализа 18, блок управления 19, вхо 868 4ды 20-26, управляющий вход 27, выходы 28-33.Сумматоры-вычитатели 1-7 могутбыть выполнены в виде одноразряднойкомбинационной схемы, по второму входу которой в зависимости от значениясигнала на управляющем входе выполняется сложение или вычитаниеРегистры 8-10, 13- 16 являются 1 в обычными регистрами, котррые обеспечивают при подаче тактовых импульсовна управляющий вход продвижение кодовна выход.Регистры 11- 12 и 17 являются регистр рами сдвига. Один из вариантов реализации может содержать регистр сдвига,выход и вход которого связан черезэлемент И. Первоначально элемент Изакрыт. Подается тактовый импульс 6 сдвига и содержание регистра сдвигасдвигается на один разряд вправо отдвоичной запятой, Затем элемент И открывается и подаются тактовые импульсы, которые подвигают содержание регистра сдвига на выход, причем по цепи обратной связи через открытый элемент И происходит восстановлениесдвинутого значения.Блок анализа 18 может быть реализован по схеме (Фиг. 4 и содержитсхему сравнения кодов 34, триггеры 35-36, элементы И 37-42 и эМементзадержки 43 входы 44-46 и выходы47-49. На один вход 44 схемы сравнения 34 подается значение содержаниярегистра 8. На другой вход 45 схемысравнения 34 подается нулевой потенциал. Выходы схемы сравнения 34 (Х7/О и М О) через элементы И 37-38соединены с входами триггера 35, выходы которого соединены с входамиэлементов И 40"41 соответственно.Единичный выход триггера 35 также соединен с одним иэ входов элементаИ 42 и является первым (47) выходом фф блока анализа 13. Выходы элементов И 40-41 соединены с входами триггера 36, выход которого соединен сдругим входом элемента И 42. Выход,элемента И 42 является вторым выхофф дом (48) блока анализа 18, третьимвыходом (49) которого является выходэлемента И 39, соединенного с третьим выходом (сигнал Х= 0 ) схемысравнения 34. Входы элементов И 37-39 ЗЗ и 42 соединены с входом 46 для тактового импульса конца итераций, к которому подсоединены также входы элементов И 40-41 через элемент задерж)ре 11, значение у" - в регистре 12, а значение И У- в регистре 17, Логическое уравнение (, = 510 п 5 решает.Уся в блоке анализа 1 О, где одновременно проверяются условия.Я, = ф и Х= 0. Вычисления я арифметицеском устройстве осуществляются следующим образом. Первоначально в регистры 8 и 14(по входам 20 и 21) заносится код ар 5 9038 ки 43 ( длительность задержки которого больше периода тактовых импульсов). Вход 46 на фиг. 1 не показан, поскольку для иного варианта выполнения блока 18 в этой связи нет необходимости.Блок управления 19 может быть реализован по схеме, приведенной на фиг, 3, и содержит управляемый генератор 50 .тактовых импульсов, эле менты И 51-57, элементы ИЛИ 58-62, триггеры 63-65, счетчик 66, дешифратор 67, элементы задержки 68-69, входы 70-72, выходы 73-84. Первый вход 70 блока управления 19 соединен с ин версным входом элемента И 56, выход которого соединен с входом установки триггера 65. Второй вход 71 блока управления 19 соединен с входом остановки генератора 50, на вход за пуска которого подсоединен через элемент задержки 68 третий вход 72 блока управления 19, который также содинен с одним из входов элементовЛИ 58 и 62 и входом сброса тригге ра 64, Выходы 73-79 блока управления 19 соединены соответственно с управляющими входами регистров 8- 10, 13- 16, Выходы 80-82 блока управления 19 соединены соответственно с уп- З 0 равляющими входами регистров 11- 12 и 17. Выход 83 с триггера 63 может быть соединен с регистрами 11- 12 и 17 ( на фиг. 1 эта связь не приведена, поскольку при других вариантах35 выполнения регистров 11-12 и 17 в этой связи нет необходимости). Выход 84 с выхода дещифратора 67 ( дляУ У сигнала тактового импульса конца, итерации) подается на вход 46 блока анализа 18 (на фиг, 1 эта связь не приведена, поскольку при ином варианте выполнения блока анализа 18 импульс конца итерации может формироваться внутри блока анализа 18). Управляемый генератор 50 тактовых импульсов представляет собой стандартный генератор тактовых импульсов, работающих в старт-стопном режиме. Элементы задержки 68-69 могут быть50 выполнены в виде линии задержки импульсных сигналов на время, равное или большее длительности тактовых импульсов, С выхода дешифратора 67 на элемент ИЛИ 58, элементы И 56-57, выч55 ход 84 и установочный вход триггера 64 выдается импульс окончания итерации. Элемент И 56 с одним инверсным входом обеспечивает установку 68 6триггера 65 при отсутствии сигналана первом входе 70 блока управления 19.В этом случае элемент И 53 открыт итактовый импульс конца итерации подается на выходы 80-82 блока управления 19 для сдвига значений в регистрах 11-12 и 17.Итерационный процесс вычисления указанных функций основан на одновременном решении системы разностных рекуррентных соотношенийХ =Х 2 Х:Х-ЦУ.2 2 5 Х -аО ",У+1 ",У ."У 57 =г 2 Х +У 2)2 ХУХ,Ч +А = У +95 У .Х -Х 2+У 27 90386гумента Х, в регистры 10 и 15 (по вхо-дам 22 и 23) - код аргумента У, в регистры 9, 13 и 16 (по входам 24, 25и 26,) - код аргумента 2 По входу 27на блок управления 19 подается стартовый импульс, который устанавливаетв единицу триггер 63 и в нулевое состояние триггеры 64 и 65 и через задержку в элементе задержки 68 включает генератор 50 тактовых импульсов. ОЧерез открытый элемент И 52 первыйтактовый импульс через элемент задержки 69 устанавливает триггер 63 в нулевое состояние. На выходы 80-82 пер, вый тактовый импульс в нулевой итера-,ьции не проходит так как элементыИ 53 и 54 закрыты. Элемент И 52 закрывается, а элемент И 51 открывается ина выходы 73 и 80 через элементыИЛИ 60-61 начинает поступать серия щтактовых импульсов, которые одновременно подсчитываются в счетчике 66 ипри достижении их числа величины и+ягде е = 3,1 оуи ) - цисло дополнительных Эащитных разрядов регистров 258- 17. Дешифратор 67 выдает сигналокончания нулевой итерации. В нулевой итерации работает только сумматор- вычитатель 1, в котором производится вычитание из аргумента Х аргумента Е, Результат операцйи Х- Е за"писывается в регистр 8, причем значение аргумента 2. восстанавливается врегистре 1, Сигнал окончания нулевой итерации устанавливает в единицное состояние триггеры 63 и 64. Элементы И 52, 54 и 55 открываются. Затем процесс продолжается и на выходах 71-82 появляется последовательность тактовых импульсов для первой оитерации,В любой -ой итерации результатыс выходов сумматоров-вычитателей 1-7последовательйЬ записываются младши-,ми разрядами вперед в освобождающиеся при продвижении старшие разрядырегистров 8-0, 13-16 и продвигаютсяк их началу ( в сторону младших разрядов). При присутствии сигнала=7=ф 7 триггер 65 в блоке управления 19,находится о нулевом состоянии, элемент И 53 закрыт, тактовый импульсконца итерации на выходы 80-82 ( т,е.на оегистры 11, 12 и 7) не поступаеи содержание регистров 11, 12 и 7 несдвигается. При неравенстве предыдущей и .последующей цифры ,(т,е. фЖ 8 8Щ +А)сигнал Ч 7 =ф +,отсутствует;триггер 65 переходит в единичное состояние, элемент И 53 открывается,тактовый импульс конца итерации появ.ляется на выходах 80-82, и содержание регистров 11, 12 и 17 сдвигаетсяна один разряд и т.д, При появлениисигнала ф = Ч 1триггер 65 устанавливается в нулевое состояние (по це,почке из элемента И 57 и элементаИЛИ 62) и элемент И 53 закрывается домомента изменения цифры (,; . В конце каждой итерации по тактовому импульсу окончания итерации, например, снимаемому с выхода 84 бло" ка управления 19 и подаваемому на вход 46 блока анализа" 18, в последнем открывается один из элементов И 37-39 в зависимости от результатов сравнения кода Х ( содержания регистра 8) с нулем в схеме сравнения 34. При Х 7 0 триггер 36 устанавливается в единичное состояние= +1), при Х0 - в нулевое состояние ( = - 1. При Х = 0 сигнал с третьего выхода 49 блока анализа 18 останавливает генератор 50 тактовых импульсов в блоке управления 19 ( по второму входу 71). В элементе И 42 проверяется условие ф = ф.и при выполнении этого условия на втором выходе 48 блока"анализа 18 появляется сигнал, передающийся на первый вход 70 блока управления 19. При этом происходит переход к следующей величине сдвига , т.е. вес следующей итерации увеличивается на единицу.При значении О. = +1 сумматор-вы 7читатель 1 работает в режиме вычитани я, а сумматоры- вычи тат ели 2-7 работают в режиме сложения. При значении Ч, = - их режим работы меняетсяна обратный.1После выполнения определенногочисла итераций содержание Х регистра 8 становится равным нулю и процесс.,вычисления закончен. При этомв регистре 9 (выход 28) содержитсязнацение аргумента Х, а в регистре 1 О)+1х 4 с; +7. у 0,5 0,25 0,125 0,125 1 0 0,25 +1 0 25 0 5 1 0,75 0625 0,375 1,75 1,625 0,875 2 О О +1 05 оФормула и з обрет ени я Максимальное время вычисления в т акт ах равно Тщох 4( п 42) (гн в 1 ) м может увеличиваться при уменьше, нии аргумента Х. Однако благодаря асинхронному режиму работы для большинства знацений аргументов время вычисления меньше максимального знацения 0 О 0,375 +1 0,125 0,25 Для этих значений аргументов время вычисления равно 3(п+в+1) тактов или 18 тактов для 12-и разрядных ци 2 О сел, а погрешность вычисления равна нулю.Эффективность изобретения заключается в расширении функциональных возможностей арифметического устройства за счет вычисления дополнительно еще четырех функций. Арифметическое устройство по авт, св. И 633016, отли цающее - с я тем, что, с целью расширения функциональных возможностей за счет,35 дополнительного вычисления Функции, оно содержит четвертый, пятый, шестой и седьмой сумматоры-выцитатели, шестой, сеДымой, восьмой, девятый и десятый регистры причем первые выФ40 ходы шестого, седьмого, восьмого и девятого регистров соединены соответственно с первыми входами четвертого Погрешность вычисления всегда меньше единицы и-го последнего разряда аргумента.В таблице приведен пример вычисления укаэанных функций в данном арифметическом устройстве для значений ;аргументов Х = 0,5, У = 0,25, 2=0,125 пятого, шестого и седьмого сумматоров-выцитателей, выходы которых соединены соответственно с первыми вхо.дами шестого, седьмого, восьмого идевятого регистров, а управляющиевходы четвертого, пятого, шестого иседьмого сумматоров-вычитателей соединены с первым выходом блока анализа, выход пятого регистра соединенсо вторым входом четвертого сумматора-выцитателя, второй выход седьмогорегистра соединен со входом десятогорегистра, выход которого соединен совторыми входами пятого, шестого иседьмого сумматоров-вычитателей, шестой, седьмой, восьмой, девятый и десятый выходы блока управления соединены с управляющими входами соответственно шестого, седьмого, восьмого,девятого и десятого регистров. йИсточники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРМ 633016, кл, 6 06 1= 7/38, 1975 ( про 1Фотип).це Рецакт нта аз аз 12 комитета СССРи открытийушская наб.д ц.П д ктная,30 8 НИИПИ по 113035 илиад ПТираж 731 Государственног елам изобретени Иосква Ж- Я Р П "Патент", г. жгород, у Корректор Г ОгарПодписное